1、第5章 中央处理器,2,第5章 中央处理器,CPU的功能和组成,5.1,硬连线控制器,时序产生器和控制方式,5.3,微程序控制器,5.4,5.5,流水CPU,5.6,指令周期,5.2,3,5.1.1 CPU的功能,中央处理器CPU的主要功能是自动的从主存储器中取出指令、分析指令和执行指令，即按指令控制计算机各部件操作，并对数据进行处理。 指令控制：控制程序的执行顺序； 操作控制：产生各种操作所需的控制信号； 时间控制：对各种操作实施时间上的定时； 数据加工：对数据进行算术、逻辑运算处理。,4,5.1.2 CPU的基本组成,CPU的基本组成：运算器、控制器、cache 。,运算器：实现数据的算术
2、与逻辑运算。 控制器：产生控制信号，协调和指挥各个部件完成执 行指令的操作。 取指令，并指出下条指令的地址； 对指令译码或测试，并产生相应的操作控制信号； 指挥并控制CPU、存储器和I/O设备之间数据流动的方向。 Cache ：存储指令和数据。,5,CPU模型,6,5.1.3 CPU中的主要寄存器,寄存器的功能：暂存指令和数据 数据缓冲寄存器（DR）： 存运算结果及内部缓冲； 缓冲CPU与外部（主存与外设）数据传送。 指令寄存器（IR）：存储当前正在执行的指令字。 指令译码器：分析测试指令操作码的功能。 程序计数器（PC）：存储下一条要执行指令的地址。 地址寄存器（AR）：存储当前访问数据的地
3、址。 通用寄存器（R0R3）：存储参与运算及运算结果的数据。 状态字寄存器（PSW）：存储运算状态。,7,5.1.4 操作控制器与时序产生器,操作控制器：根据指令操作码和时序信号，产生各种控制信号，在各寄存器之间建立数据通路。 微程序控制器 硬布线控制器 时序产生器：产生定时信号，对各种操作信号实施时间上的控制。,8,第5章 中央处理器,CPU的功能和组成,5.1,硬连线控制器,时序产生器和控制方式,5.3,微程序控制器,5.4,5.5,流水CPU,5.6,指令周期,5.2,9,5.2.1 指令周期的基本概念,CPU的工作就是周而复始的执行指令过程。 指令的分段执行过程 取指令：根据PC提供的
4、地址从主存/cache中读取当前指令，送到指令寄存器IR中； 分析指令：通过译码电路分析IR中指令操作码字段表示什么操作，并在时序系统的配合下产生该指令对应的微操作命令序列； 执行指令：执行阶段还可细分为： 取操作数 执行操作 形成下一条指令地址,在运行的过程中，CPU还要对出现的某些异常情况或输入/输出请求进行处理 。,10,指令的周期：CPU从内存取出一条指令并执行这条指令的所有操作时间总和。又可细分成若干个CPU周期。 CPU周期：又称机器周期，一般用从内存读取一条指令字的最短时间来定义。又可细分成若干个时钟周期。 时钟周期：CPU处理操作的基本时间单位，通常称为节拍脉冲或T周期。一个C
5、PU周期包含若干个时钟周期。 基本指令周期：取指周期，执行周期,11,典型指令功能： 指令助记符：MOV R0，R1 功能：寄存器数据传送 操作：（R1）R0 指令助记符：LAD R1，6 功能：从内存取数到寄存器 操作： （6） R1 指令助记符：ADD R1，R2 功能：加法操作 操作： （R1）+（R2） R2,12,指令助记符：STO R2，（R3） 功能：存寄存器数据到内存 操作： （R2） （R3） 指令助记符：JMP 101 功能：无条件转移 操作： 101PC 指令助记符：AND R1，R3 功能：逻辑与操作 操作： （R1）（R3） R3,13,14,5.2.2 MOV指令的
6、指令周期,取指令周期操作步骤： 101 PC PCABUS（I）； （101） IBUS IR PC+1 PC（102） OP数据经过译码器识别为MOV指令。,15,执行指令周期操作步骤： OC R1 OC送传送信号 R1 ALU通路DBUS DBUS DR DR R0 CPU周期数：2个，取指和执行指令各占一个。,10,102,10,16,5.2.3 LAD指令的指令周期,10,PCABUS(I) IBUSIR PC+1,IR（A）AR,译码,AR ABUS DBUSDR DR R1,100,17,5.2.4 ADD指令的指令周期,10,译码,R1+R2DR DR R2,PCABUS(I)
7、IBUSIR PC+1,120,18,5.2.5 STO指令的指令周期,10,R3 AR,译码,R2DBUS,PCABUS(I) IBUSIR PC+1,120,19,5.2.6 JMP指令的指令周期,译码,IR（）,PCABUS(I) IBUSIR PC+1,101,20,5.2.7 用方框图语言表示指令周期,小结：用方框图语言表示机器指令周期，一个方框代表一个CPU周期。,21,例1： ADD R2，R0 解： (R2)+(R0)(R0),PCAR,MDR PC+1 PC,DRIR,PCo，G ，ARi,R/W=R，PC+1,DRo，G，IRi,R2Y,R0X,Y+XR0,R2o，G，Yi
8、,R0o，G，Xi,+，G，R0i,取指,执行,PC+1,22,例2：（2）SUB R1，R3 解 (R1)-(R3)(R3),DRIR,DRo，G，IRi,R3Y,R1X,Y-XR3,R3o，G，Yi,R1o，G，Xi,-，G，R3i,取指,执行,PC+1,PCAR,MDR PC+1 PC,PCo，G ，ARi,R/W=R，PC+1,23,例题,某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如图所示。图中所有控制信号为1时表示有效、为0时表示无效。例如控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使
9、能状态。 加法指令ADD (R1),R0 的功能为R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。,24,25,26,27,第5章 中央处理器,CPU的功能和组成,5.1,硬连线控制器,时序产生器和控制方式,5.3,微程序控制器,5.4,5.5,流水CPU,5.6,指令周期,5.2,28,5.3.1 时序信号的作用和体制,指令的执行过程就是依次产生一个确定的控制信号序列的过程。,指令的执行是分阶段分步骤进行的。,每一步的操作是由控制器产生一些相应的控制信号实现。,各步骤的操作是有先后秩序的，控制信号的长短必须有严格的时间控制。,常用控制器时序方式：,硬
10、布线控制器：采用主状态周期-节拍电位-节拍脉冲三级体制。,微程序控制器：采用节拍电位-节拍脉冲二级体制。,29,5.3.2 时序信号产生器,时钟源：产生方波时钟脉冲信号。 环形脉冲发生器：产生一组有序的间隔相等或不等的脉冲序列。 节拍脉冲和读写时序电路：产生节拍脉冲及存储器读写时序信号。 启停控制逻辑电路：节拍脉冲信号使能电路。,30,31,32,5.3.3 控制方式,同步控制方式：指令在执行时所需的机器周期数(CPU周期）和时钟周期数（节拍脉冲）都固定不变。 采用完全统一的机器周期执行各种不同的指令。 采用不定长机器周期。 中央控制与局部控制结合。 异步控制方式：指每个操作控制信号根据需要确
11、定完成时间。 根据“应答”方式操作。 联合控制方式 ：同步控制和异步控制相结合的方式。 大部分操作序列安排在固定的机器周 期中，部分采用“回答”信号方式； 机器周期的节拍脉冲数固定，但是各条指令周期的机器周期数不固定。,即控制不同操作序列时序信号的方法,33,第5章 中央处理器,CPU的功能和组成,5.1,硬连线控制器,时序产生器和控制方式,5.3,微程序控制器,5.4,5.5,流水CPU,5.6,指令周期,5.2,34,5.4.1 微程序控制原理,（一） 微程序控制原理 核心思想：将控制信号编成微指令，这样每条机器指令的所有操作可以编成一段由微指令组成的微程序；将所有机器指令的微程序存到一个
12、只读存储器里（CM），CPU执行一条指令时，只需将CM中相应的一段微程序读出来，就可产生各种微操作信号，以实现该指令的功能。,35,微命令：控制部件通过控制线向执行部件发出的各种控制信号。,LDR1,LDR2,LDR3,R1X,R2X,DRX,R3Y,R2Y,R1Y,微操作：执行部件接受微命令后所进行的操作。 相斥性微操作：不能同时或在同一个CPU周期中出现的微操作。 相容性微操作：能同时或在同一个CPU周期中出现的微操作。,（二）基本术语,36,微指令： 在机器的一个CPU周期中，一组实现一定操作功能的微命令的组合。 微操作控制字段：产生控制信号。 顺序控制字段：产生下条微指令的地址。 微程
13、序： 实现一条机器指令功能的许多条微指令组成的序列。,微指令给出的控制信号都是节拍电位信号。 但，有些信号不能来的太早也不能来的太迟，所以，这些微命令还要和节拍脉冲信号相与。,（二）基本术语（续）,37,控制存储器： 用于存放实现全部指令系统的微程序。 微指令寄存器： 用来存放当前执行的一条微指令。 地址转移逻辑： 用于形成下条微指令的微地址。,（三）微程序控制器组成原理,38,处理器部件 指令功能：用BCD码来完成十进制的加法运算。R1+R2R2 指令流程 微指令格式,PCM MIR PC+1,R1+R2R2,R2+R3R2,C,R2-R3R2,RD，LDIR，PC+1,R1X，R2 Y，+
14、，LDR2,R2X，R3 Y，+，LDR2,R2X，R3 Y， ，LDR2,（四）微程序控制器举例,39,微程序设计流程,PCM MIR PC+1,R1+R2R2,P1,R2+R3R2,P2,R2-R3R2,0000,1010,1001,0001,40,微程序控制器组成原理,41,（五）CPU周期与微指令周期关系 微指令周期 = 读出微指令的时间 + 执行该条微指令的时间 （六）机器指令与微指令的关系 一条机器指令的功能是由若干条微指令组成的序列来实现的。 机器指令存储在内存中，CPU外部；微指令存储在CM中，属于CPU内部。 每一个CPU周期对应一条微指令,42,5.4.2 微程序设计技术,
15、（一）微命令编码方式： 直接表示法将控制字段的每个二进制位定义为一个微命令。 优点：简单、直观，执行速度快，操作并行性好。 缺点：微指令字长过长，位空间利用率低。 编码（分段译码）表示法把一组相斥性的微命令信号组合在一个字段，然后通过译码器对每个微命令信号进行译码，译码的输出作为控制信号。 优点：可用较少的二进制位表示较多的微命令信号，缩短CM的字长。 缺点：增加了译码电路，速度相对要慢一些。 混合表示法 为提高灵活性，常在微指令中增设一个常数字段。,43,（二）微地址的形成方法 多路转移方式（断定方式）：将顺序控制字段分成测试字段（P）和下地址字段。未出现多路分支时， 后继由下地址字段直接给
16、出，出现多路分支时，根据测试字段值和状态条件选择转移地址。 优点：多路转移灵活，速度快； 缺点：转移地址硬件设计复杂。 计数器方式（增量方式）：顺序执行时，后继地址在现行微地址上加上一增量；非顺序执行时，需执行一条转移微指令。 优点：顺序控制字段较短，设计简单。 缺点：多路并行转移弱，速度较慢，灵活性差。,44,例2 微地址寄存器有6位(A5-A0)，当需要修改其内容时，可通过某一位触发器的强置端S将其置“1”。现有三种情况： (1)执行“取指”微指令后，微程序按IR的OP字段(IR3-IR0)进行16路分支； (2)执行条件转移指令微程序时，按进位标志C的状态进行2路分支； (3)执行控制台
17、指令微程序时，按IR4，IR5的状态进行4路分支。 请按多路转移方法设计微地址转移逻辑。 【解】 按题意，微程序有三种判别测试，分别为P1，P2，P3。 由于修改A5-A0内容具有很大灵活性，现分配如下： (1)用P1和IR3-IR0修改A3-A0； (2)用P2和C修改A0； (3)用P3和IR5，IR4修改A5，A4。,45,（三）微指令的格式 水平型微指令在一个微指令周期内，同时给出多个能并行操作的微命令。 全水平型 字段译码型 混合型 垂直型微指令在微指令中设置微操作码字段和地址码字段，采用微操作码编译法，并由微操作码规定微指令的功能。 二者比较：水平型并行操作能力强、效率高、灵活性强
18、，微指令执行时间短，但微指令字长长、复杂程度高、对硬件了解程度高。而垂直型相反。 （四）动态微程序设计 静态微程序设计：微程序设计好后，不再（能）修改； 动态微程序设计：微程序可根据需要再修改。,46,第5章 中央处理器,CPU的功能和组成,5.1,硬连线控制器,时序产生器和控制方式,5.3,微程序控制器,5.4,5.5,流水CPU,5.6,指令周期,5.2,47,基本思想：用门电路和触发器构成的逻辑电路来产生控制信号。 设计方法：综合所有机器指令流程的微操作时间表，列出各微命令与输入的关系，设计出逻辑式，用门电路或可编程器件来实现。 优点：速度快 缺点：设计复杂、不易修改。,48,采用同步控
19、制方式：长指令和短指令的节拍时间一样。 设计方法：根据所有机器指令流程图，寻找产生同一个微操作信号的所有条件，并与适当的节拍电位和节拍脉冲组合，然后用布尔代数表达式描述，最后用门电路来实现。,M1，M2，M3为节拍电位信号，T1，T2，T3，T4为一个CPU周期的节拍脉冲信号，MOV，LAD，ADD，STO，JMP分别表示对应机器指令的OP操作码译码输出信号。请写出，LDIR、LDDR的逻辑表达式。,49,第5章 中央处理器,CPU的功能和组成,5.1,硬连线控制器,时序产生器和控制方式,5.3,微程序控制器,5.4,5.5,流水CPU,5.6,指令周期,5.2,50,5.7.1 并行处理技术
20、,并行处理技术 同时性 指两个以上事件在同一时刻发生； 并发性 指两个以上事件在同一时间间隔内发生。 计算机并行处理技术形式： 时间并行：指时间重叠。 空间并行：指资源重复。 时间并行+空间并行：指时间重叠和资源重复的综合应用 。例如，奔腾CPU采用了超标量流水技术。,51,流水线技术设计方法： 将一个大的功能部件分成几个独立的功能部件，并行工作以提高执行速度的技术。 流水线中功能部件必须满足的条件： 流水线中的任务必须是连续的，流水线应是完全充满的。 分解的任务是有联系的。 段与段之间传送字任务时，必须通过高速缓冲寄存器。 流水线中各段的执行时间应尽可能相等。,52,（一）流水计算机的系统组
21、成 指令部件 指令队列 执行部件,5.7.2 流水CPU的结构,53,（二）流水CPU的时空图。 设指令周期包含四个子过程： 非流水线时空图 标量流水线时空图 超标量流水线时空图,54,1. 吞吐率,单位时间内 流水线所完成指令 或 输出结果 的 数量,最大吞吐率（满载后）,实际吞吐率,连续处理 n 条指令的吞吐率为,（三）流水线性能,55,2. 加速比 Sp,m 段的 流水线的速度 与等功能的 非流水线的速度 之比,56,由于流水线有 建立时间 和 排空时间 因此各功能段的 设备不可能 一直 处于 工作 状态,流水线中各功能段的 利用率,3. 效率,57,3. 效率,流水线中各功能段的 利用
22、率,58,（四）流水线分类 指令流水线：指指令步骤的并行。 算术流水线：指令运算操作步骤的并行。 处理机流水线：指程序步骤的并行。 （五）流水线中的主要问题 资源相关 数据相关 控制相关,59,（1）资源相关：指多条指令进入流水线后在同一机器时钟周期内争用同一个功能部件所发生的冲突。设指令流水线分为：取指、译码、计算有效地址或执行、访存取数、写寄存器五段。 解决办法：1.停顿流水线 2.重复设置存储器，数据和指令分开存放 3.采用指令预取技术,大部分计算机数据和指令放在一个存储单元中，且只有一个端口,5.7.3 流水线中的主要问题,60,（2）数据相关：若在一个程序中，如果必须等前一条指令执行
23、完毕后，才能执行后一条指令，那么这两条指令就是数据相关的 例执行： ADD R1，R2，R3 SUB R4，R1，R5 AND R6，R1，R7 解决办法：1.停顿流水线 2.采用定向技术（旁路技术或相关通路技术）： 增设运算结果缓冲寄存器,61,三种数据相关,写后读相关（RAW）：指令j试图在指令i写入寄存器前就读出该寄存器的内容，这样，指令j就会错误地读出该寄存器中的旧内容。 读后写相关（WAR）：指令j试图在指令i读出寄存器之前就写入该寄存器，这样，指令i就错误地读出该寄存器中的新内容。 写后写相关（WAW）：指令j试图在指令i写入寄存器之前就写入该寄存器，这样，两次写操作的先后次序被颠
24、倒，就会错误的使指令i写入的值成为该寄存器的内容。,62,例4：流水线中有三类数据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。判断下列指令存在哪种类型的数据相关。 （）I1: ADD R1，R2，R3 ；(R2) + (R3)-R1 I2: SUB R4，R1，R5 ； (R1) - (R5)-R4 RAW。 （）I3: STO M(x)，R3 ； (R3)-M(x) I4: ADD R3，R4，R5 ；(R4)+(R5)-R3 WAR （）I5: MUL R3，R1，R2 ；(R1)(R2)-R3 I6: ADD R3，R4，R5 ；(R4) + (R5)-R
25、3 WAW,63,（3）控制相关：当执行转移指令时，使流水线 发生断流的问题。 解决办法：1. 延迟转移法 2. 转移预测法 3. 加快和提高形成条件码 4. 加快短循环程序的处理 5. 采用优化延迟转移技术,64,其他提高CPU性能技术 主要方法： 改进芯片：与微电子技术发展密切相关。 改进系统结构。 RISC技术：为提高指令运行速度，简化指令的技术。RISC特点： 使用等长指令； 寻址方式少，没有存储器间接寻址方式； 只有取数和存数指令访问存储器，没有SS型指令； 指令功能简单，控制器多以硬布线为主； 大部分指令在一个处理周期内完成，支持指令流水线技术。 CPU中通用寄存器较多，且优化使用。 采用优化的编译程序，可以有效支持高级语言程序。,65,MMX技术：把各种不同的电子媒质集成起来，统一进行存储、处理和传输的扩展结构技术。新增了专用的数据类型、寄存器和指令。 采用SIMD （单指令多数据处理）型指令。 具有“饱和”运算功能。 具有“积和”运算的能力。 具有比较指令。 具有转换指令。 动态执行技术：通过预测程序流来调整指令的执行，并且分析程序的数据流来选择指令执行的最佳顺序。,
