1、全国2010年7月自学考试计算机组成原理试题答案一、1-5、CDBDA 6-10、CCABC 11-15、ACACA二、16、中断嵌套是指中断系统正在执行一个中断服务时，有另一个优先级更高的中断提出中断请求，这时会暂时终止当前正在执行的级别较低的中断源的服务程序，去处理级别更高的中断源，待处理完毕，再返回到被中断了的中断服务程序继续执行，这个过程就是中断嵌套17、微地址寄存器（AR）：微程序控制器中的一个部件(寄存器),存放将要访问的下一条微指令的微地址。18、寻址方式：对指令的地址码进行编码，以形成操作数在存储器中的地址的方式。三、19、高速缓存（Cache）是一个高速小容量的临时存储器，它
2、一般用高速的静态存储器芯片实现或者集成到CPU芯片内部，存储CPU最经常访问的指令或者操作数据。它主要是为了解决CPU运算速度与内存读写速度不匹配的矛盾，因为CPU运算速度要比内存读写速度快很多，这样会使CPU花费很长时间等待数据到来或把数据写入内存。系统工作时，将运行时要经常存取的一些数据从系统内存读取到Cache中，而CPU会首先到Cache中去读取或写入数据，如果Cache中没有所需数据（或Cache已满，无法再写入），则再对系统内存进行读写，另外Cache在空闲时也会与内存交换数据，起到缓冲作用，使CPU既可以以较快速度存取内存中的数据，提高系统整体性能，又不使系统成本上升过高。20、
3、寄存器寻址和存储器间接寻址二种寻址方式。存储单元地址为2000中的数据作为地址单元中的数据和寄存器R2中的数据相加，得到的和放入寄存器R2中。21、（1）将机器指令分解为基本的微命令序列，用二进制代码表示这些微命令，并编成微指令，多条微指令再形成微程序。（2）一条微指令包含的微命令，控制实现一步（一个节拍）操作；若干条微指令组成的一小段微程序解释执行一条机器指令。22、在多重中断系统中，CPU响应中断的步骤是：1、关中断。暂时禁止所有中断响应。2、保存现场信息，包括保存PC的值。3、判别中断条件，根据中断优先级判断中断源，从而确定中断服务程序入口。4、开中断。设置CPU优先级为当前中断的优先级
4、，只允许响应优先级更高的中断。5、执行中断服务程序。完成中断请求的操作，其间可能被更高级中断请求打断。6、关中断。暂时禁止所有中断响应。7、恢复现场信息，包括恢复PC的值。8、开中断，继续执行原程序。23、同步通信是一种比特同步通信技术，要求发收双方具有同频同相的同步时钟信号，只需在传送报文的最前面附加特定的同步字符，使发收双方建立同步，此后便在同步时钟的控制下逐位发送/接收。 没有数据发送时，传输线处于MARK状态。为了表示数据传输的开始，发送方先发送一个或两个特殊字符，该字符称为同步字符。当发送方和接收方达到同步后，就可以一个字符接一个字符地发送一大块数据，而不再需要用起始位和停止位了，这
5、样可以明显地提高数据的传输速率。采用同步方式传送数据时，在发送过程中，收发双方还必须用一个时钟进行协调，用于确定串行传输中每一位的位置。接收数据时，接收方可利用同步字符使内部时钟与发送方保持同步，然后将同步字符后面的数据逐位移入，并转换成并行格式，供CPU读取，直至收到结束符为止。24、略数据序列10110NRZ1PMFM四、25、3补=0011 -5 补=1011 R0=0000 R1=1011 R2=0011 P=0循环步骤乘积(R0 R1 P)0初始化0000 1011 01R0-R2 R01101 1011 0R0R1右移1位1110 1101 12无操作1110 1101 1R0R1
6、右移1位1111 0110 13R+R2 R00010 0110 1R0R1右移1位0001 0011 04R0-R2 R01110 0011 0R0R1右移1位1111 0001 126、PC-MARPC+1-PCM-MDR，MDR-IRR3-CR1-MARM-MDR，MDR-DC-AD-BA+B-R3 五、27、（1）、4片（2）、15位，A14（高）A0(低)（3）、13位，A12（高）A0(低)（4）、A14A13全国2010年7月自学考试计算机组成原理试题课程代码：02318一、单项选择题(本大题共15小题，每小题2分，共30分)在每小题列出的四个备选项中只有一个是符合题目要求的，请
7、将其代码填写在题后的括号内。错选、多选或未选均无分。1若十进制数为115，则其对应的二进制数为( )A1100111B1011101C111001lD11110012若十进制数为-65，则其对应的8位二进制补码(X)补为( )A10111110B01000001C11000001D1011111l3若16进制数为13F，则其对应的八进制数为( )A377B477C577D6774在下列存储器中，属于顺序存取存储器的是( )AU盘B光盘C磁盘D磁带5在下列浮点数的表示中，属于规格化编码的是( )A1.101l2-3B1.001l23C0.01012-3D0.001l236在一个计算机系统中，下列
8、说法正确的是( )A主存的容量远大于Cache的容量，主存的速度比Cache快B主存的容量远小于Cache的容量，主存的速度比Cache快C主存的容量远大于Cache的容量，主存的速度比Cache慢D主存的容量远小于Cache的容量，主存的速度比Cache慢7在下列磁盘数据记录方式中，不具有自同步能力的方式是( )AFMBPMCNRZlDMFM8寄存器堆栈初始化时堆栈指针SP的值为( )A0B1C栈顶地址D最大地址9采用直接寻址方式的操作数存放在( )A某个寄存器中B某个存储器单元中C指令中D输入输出端口中10微程序存放在( )A堆栈中B主存中C控制存储器中D磁盘中11比较硬连线控制器和微程序
9、控制器，下列说法正确的是( )A硬连线控制器结构简单规整B硬连线控制器执行速度慢C微程序控制器执行速度快D微程序控制器容易实现复杂指令控制12下列说法正确的是( )A异步通信中不需要定时B同步通信的双方有各自独立的时钟信号C异步通信适宜于较快数据传送D同步通信适宜于较快数据传送13下列总线或接口中不属于串行方式的是( )APCIBRS232CUARTDUSB14CPU响应中断请求是在( )A一个时钟周期结束时B一个总线周期结束时C一条指令结束时D一段程序结束时15控制DMA数据传送的是( )ADMA控制器BCPUC外设D主存二、名词解释题(本大题共3小题，每小题3分，共9分)16中断嵌套17微
10、地址寄存器18寻址方式三、简答题（本大题共6小题，每小题5分，共30分）19简述CPU通过高速缓存Cache对主存的数据存取过程。20指令ADD R2，（2000）中包含了哪几种寻址方式？简述该指令的操作数的形成过程与功能。其中，源寻址为（2000），目的寻址为R2。21简述微程序控制的基本思想。22简述多重中断系统中CPU响应中断的步骤。23简述同步总线的定时方式。24试画出二进制数据序列10110的NRZ1、PM和FM的波形图。四、简单应用题（本大题共2小题，每小题9分，共18分）25用Booth算法计算3（-5）的4位补码乘法运算，要求写出其运算过程。26设有计算机的CPU数据通路及其与
11、存储器的连接结构如下图所示，其中，R0R3为通用寄存器，IR为指令寄存器，PC为程序计数器，SP为堆栈指针，C和D为暂存器，MAR为存储器地址寄存器，MDR为存储器数据缓冲寄存器。试写出指令ADD R3，（R1）的执行流程。指令功能为加法操作，其中R3为采用寄存器寻址目的操作数，(R1)为采用寄存器间接寻址的源操作数。五、设计题(本大题共1小题，13分)27用8K8位片的存储芯片构成32KB存储器，地址线为A15(高)A0(低)。(1)需要几片这种存储芯片?(2)32KB存储器共需要几位地址?是哪几位地址线?(3)加至各芯片的地址线有几位?是哪几位地址线?(4)用于产生片选信号的地址线是哪几位(译码法)?
