1、电子材料与元器件专业实验指导书PCB设计与制备工艺课程设计指导书一、目的与任务目的：本课程PCB设计与制备工艺课程设计是PCB设计与制备工艺理论课相配套的综合性课程，其主要目的是使本专业学生复习和巩固所学的PCB设计与制备工艺的基础理论知识，熟悉PCB设计与制备工艺过程；训练学生的基础理论与专业知识的综合运用能力，训练学生的EDA软件的实际运用能力；使学生掌握多层PCB板的设计方法，学习多层PCB板的可制造性设计和可测试性设计；在此基础上，进行多层PCB板的制备工艺设计、可测试性设计、可制造性设计及可安装性设计。通过这次设计制备过程训练学生的多层PCB的实际工艺设计能力、可测试性设计能力、可制
2、造性设计能力及可安装性设计能力，培养学生综合运用已掌握的知识结合实际条件解决实际问题的能力。设计任务：1）USB2.0接口频谱分析电路开发板的设计；2）自选复杂程度与此相当的其他电路进行PCB板的设计。二、课程设计内容及基本要求（一）课程设计内容1) USB2.0频谱分析仪开发板PCB的层次原理图及版图设计。2) 四层 PCB板的制备性设计3）自选复杂程度与此相当的其他电路进行多层PCB的设计。（二）课程设计过程课程设计过程如下： 电路层次原理图设计（创建元件库 创建封装库 母电路图设计 子电路设计） 多层版图设计 多层PCB制备性设计（材料的选择工艺参数的确定PCB结构设计安装性设计DFT设
3、计DFM设计） 多层PCB制备工艺设计（总主工艺设计各子工艺设计） 质量及性能检测 撰写实验报告 答辩（三）课程设计要求1按课程设计要求，每一位学生独立完成设计全过程（含原理图、层次图、PCB版图、DFT、DFM设计）；2根据课程设计要求设计出多层（四层）PCB板的具体制备流程及具体制备工艺方案；3对所制备的多层PCB板进行外观、机械性能、电气性能测试；6每人完成一份课程设计报告；7通过答辩验收。三、电路及版图设计（一）设计内容 (详见附录)1创建原理图元件库；2创建PCB封装库文件；3电路设计、电路原理图的绘制（采用层次原理图的设计方法）；4多层PCB板版图设计。四、制备性设计（一）制备工艺
4、设计1）制备工艺总流程（设计出具体的工艺流程总图，以流程框图表示）2）图形转移及刻蚀工艺总流程（设计出具体的图形转移及刻蚀工艺流程，以流程框图表示；以及给出各步的具体工艺参数）（具体请参照实验指导书）3）过孔金属化工艺总流程（设计出具体的过孔金属化工艺流程，以流程框图表示；以及给出各步的具体工艺参数）（具体请参照实验指导书）4）层压工艺总流程（设计出具体的图形转移工艺流程，以流程框图表示；以及给出各步的具体工艺参数）。（具体请参照实验指导书）（二）可测试性设计（DFT）1）测试策略及测试规范，2）测试项目及测试方法，3）测试内容（以表格形式列出试点及其测试内容（附表一）性能测试1）外观检测2）
5、过孔的对准性检测3）线宽线距均匀性检测4）层粘结性检测（跌落不分层、热冲击不分层）5）电气性能检测（过孔导通性能、板绝缘性能（具体列表一）附表一： 多层PCB电学性能检测记录表序号测试项目测试点参考结果（正确）实测结果备 注（原因分析）12345678（三）可制造性设计（DFM） 1）材料的选择（履铜板、半固化片）（材料牌号、性能、尺寸规格、参数等）， 2）特征尺寸的选择（焊盘尺寸、过孔也径、线宽线距等）， 3）定位方案设计（定位方案、定位尺寸图），4）板结构设计（板层结构、外观尺寸、层间互连方案）。（四）安装性设计 1）安装方式方法， 2）安装尺寸、安装图。六、主要教学环节安排（一）课程设计
6、安排1按课程设计要求，每一位学生独立自主地完成设计全过程（含原理图、层次图、PCB版图、DFT、DFM设计,工艺设计），总体时间为两周；具体安排如下表。周星期上 午下 午备 注19周星期一上课, 教1-309,PCB原理图设计内容：多层PCB设计,原理图、层次图和PCB版图设计19周星期二PCB原理图设计PCB原理图设计19周星期三上课, 教1-309,PCB版图设计内容：多层PCB制备工艺技术,可测试性设计、可制造性设计及安装性设计；综合实验要求；多层PCB制备工艺。19周星期四PCB版图设计PCB版图设计19周星期五PCB安规设计PCB可制备性设计20周星期一PCB可制备性制设计PCB测试
7、性设计20周星期二PCB测试性设计PCB制备工艺设计20周星期三PCB制备工艺设计总结/撰写设计报告20周星期四撰写设计报告撰写设计报告20周星期五答辩/提交设计报告答辩/提交设计报告注：各人可根据自己的完成情况，灵活掌握，并尽可能提前完成。（二）指导与答疑现场有教师答疑，学生有疑难问题可找教师答疑。教师一般只提供指导性意见，学生应充分发挥主观能动性，提高分析问题、解决问题能力，。六、课程设计报告的内容、要求及考核（一）课程设计报告内容1、目的与任务2、课程设计内容及基本要求；3、电路层次原理图设计；4、四层PCB板版图设计；5、可测试性设计、可制造性设计及安装性设计；6、多层（四层）PCB板
8、的具体制备流程及具体工艺；7、课程设计总结及建议。 （二）课程设计报告要求一般性要求(1)课程设计报告的内容必须包括上述设计内容的每一项，每一项要有设计思路分析，合理性分析，每一项须具体和详尽；(2)总结这次课程设计的经验和体会，并给出合理化的改进建议；(3)每人提交一份报告书。2、原理图及版图设计要求(1)创建的电子元器件要有相应的原理图库文件；(2)自制的电子元器件的PCB封装库文件；(3)每一级电路设计要有相应的电路图；(4)四层电路板设计每一层要有相应的版图；(5)提交电子电路图（含：母电路图，各子电路图，新创建的封装图）(7) 提交多层PCB全部版图。（含：各层的抗蚀版图，定位版图，
9、字符丝印版图，图形电镀抗电镀版图，助焊图形版图，阻焊图形版图，塞孔版图）制备、性设计要求(1)可测试性设计、可制造性设计及安装性设计应有具体的设计依据、分析讨论及设计结果；(2)制备流程及具体工艺设计要求给出流程图，并列出具体工艺参数；(3)结果及性能测试部分要求列出测试结果，并附实物图；(4)绘出多个附图（多层PCB的结构图，所制备多层PCB实物相片，PCB安装队图，所使用的全部模版附图）。（二）设计要求1按题目要求，每一位学生独立完成设计全过程；2对原理图库中没有的电子元器件创建原理图符号；3对创建的电子元器件设计和指定封装；4电路原理图采用层次原理图进行设计；5. PCB板采用四层电路板
10、进行设计。（三）考评教师根据学生课程设计的全过程的完成情况、具体表现、课程设计报告书综合评出该课程设计成绩。具体评分标准： 1) 实验报告（60%）。 层次原理图及版图设计（含元件库创建、层次原理图设计、版图设计）（20%）； 制备性设计（含结构设计、可测试性设计、可制造性设计、具体制备流和及工艺设计）（20%） 课程设计报告内容及质量（20%）2) 答辩（40%）附录-1：多层PCB设计方法简介一、设计题目1设计电路名称：USB2.0接口频谱分析电路开发板的设计；或自选复杂程度与此相当的其他电路进行PCB板的设计。2设计要求：采用Cypress公司的USB2.0高速控制芯片CY7C68013
11、A，Motorola公司的AD采集&FFT运算单元芯片MC56F8323，建立USB硬件的开发板；制作芯片CY7C68013A和MC56F8323的原理图库文件，并指定封装形式；设计USB接口JP1的封装库文件；采用二级层次原理图；开发板采用四层电路板。二、设计方法简介（以USB2.0接口频谱分析电路开发板为例）（一）USB2.0接口频谱分析电路简介USB2.0接口频谱分析电路可分为三部分：以运算放大器为核心的信号预处理单元、以MCU&DSP合成控制器MC56F8323为核心的AD采集&FFT运算单元和以CY7C68013A为核心的USB接口单元。其中几个核心元件芯片CY7C68013A和MC
12、56F8323，都必须自己创建，USB接口采用目前使用较多的表面贴装式封装形式（要自己创建元件封装库文件）。1信号预处理单元信号预处理单元由射随电路和限幅电路两部分组成，负责对输入的模拟信号进行预处理。射随电路的主要实现芯片是高速四运放集成芯片，采用+5V供电。为保护系统AD转换单元免受高低电压冲击的影响，在射随电路后面增加了一个限幅电路，主要由二极管组成，输出电压最大值为4V，最小值为-0.7V。2AD采集&FFT运算单元AD采集&FFT运算单元的主要实现芯片为Motorola公司的MC56F8323，首先对模拟输入信号进行AD转换，然后进行频谱分析，最后将运算结果发送给USB接口单元。3U
13、SB接口单元USB接口单元的主要实现芯片为，负责完成硬件系统和PC之间的数据传输。 图1 CY7C68013A引脚示意图（二）电路设计首先，新建一工程项目，所有的设计文档都在该项目中进行设计。1制作原理图元器件Protel DXP中没有提供56引脚的CY7C68013A、64引脚的MC56F8323以及USB接口的库元件，因此要自己制作这几种元器件。CY7C68013A的引脚示意图如图1所示。 引脚属性如表1所示。 保存库元件，并命名为“CY7C68013A-56PIN.SchLib”，可完成库元件的制作。表1 CY7C68013A芯片引脚属性设置标识符 显示名称电气类型标识符显示名称电气类型
14、1PD5/FD13I/O29PB4/FD4I/O2PD6/FD14I/O30PB5/FD5I/O3PD7/FD15I/O31PB6/FD6I/O4GNDPower32PB7/FD7I/O5CLKOUTPassive33GNDPower6VCCPower34VCCPower7GNDPower35GNDPower8RDY0/SLRDPassive36CTL0/FLAGAPassive9RDY1/SLWRPassive37CTL1/FLAGBPassive10AVCCPower38CTL2/FLAGCPassive11XTALOUTPassive39VCCPower12XTALINPassive40
15、PA0/INT0#I/O13AGNDPower41PA1/INT1#I/O14AVCCPower42PA2/SLOEI/O15DPLUSPassive43PA3/WU2I/O16DMINUSPassive44PA4/FIFOADR0I/O17AGNDPower45PA5/FIFOADR1I/O18AVCCPower46PA6/PKTENDI/O19GNDPower47PA7/FLAGD/SLCS#I/O20IFCLK/T0OUTPassive48GNDPower21RESERVEDPassive49RESET#Passive22SCLPassive50VCCPower23SDAPassive5
16、1WAKEUPPassive24VCCPower52PD0/FD8I/O25PB0/FD0I/O53PD1/FD9I/O26PB1/FD1I/O54PD2/FD10I/O27PB2/FD2I/O55PD3/FD11I/O28PB3/FD3I/O56PD4/FD12I/O按上述方法，完成芯片MC56F8323库文件的制作。引脚布置和引脚属性设置分别如图2、表2所示。将元件命名为“MC56F8323”，保存库文件，并命名为“MC56F8323-64PIN.SchLib”。图2 MC56F8323引脚示意图表2 MC56F8323芯片引脚属性设置标识符 显示名称电气类型标识符显示名称电气类型1TC1
17、/RXD0/PC6I/O33ANA7I/O2RESETPassive34TEMP_SENSEI/O3PWMA0/PA0I/O35VRFFNPower4PWMA1/PA1I/O 36VREFMIDPower5VCAP3Power37VREFPPower6VDDIO1Power38VREFL0Power7PWMA2/SS1/PA2I/O39VSSA ADCPower8PWMA3/MISOI/PA3I/O40VREFHPower9PWMA4/MSOII/PA4I/O41VDDA ADCPower10PWMA5/SCLK/PA5I/O42VDDA OSC_PLLPower11VSSIPower43VC
18、AP4Power12IRQAPassive44VSS3Power13FAULTA0/PA6I/O45OCR DISPower14FAULTA1/PA7I/O46EXTAL/PC0I/O15FAULTA2/PA8I/O47XTAL/PC1I/O16ISA0/PA9I/O48VDDIO3Power17VSS2Power49HOME0/TA3/PB4I/O18ISA1/PA10I/O50INDEX0/TA2/PB5I/O19ISA2/PA11I/O51PHASEB0/TA1/PB6I/O20VDDIO2Power52PHASEA0/TA0/PB7I/O21SSO/TXDI/PB0I/O53TCKPa
19、ssive22MISO0/RXDI/PB1I/O 54TMSPassive23VCAP2Power 55TDIPassive24MOSI0/PB2I/O56TD0Passive25SCLK0/PB3I/O57VCAP1Power26ANA0I/O58TRSTPassive27ANA1I/O59VDDIO4Power28ANA2I/O60VSS4Power29ANA3I/O61CAN_RX/PC2I/O30ANA4I/O62CAN_TX/PC3I/O31ANA5I/O63TC3/PC4I/O32ANA6I/O64TC1/RXD0/PC5I/O2绘制原理图母图由于USB芯片的外围电源电路、晶体管振
20、荡电路等比较固定，所以采用模块设计，采用自上而下的层次式电路设计。分别将CY7C68013A芯片的基本外围电路、MC56F8323的外围电路和芯片的供电电路作为子原理图来设计。原理图母图如图3所示。图3 原理图母图图7 子图POWER.SchDoc3绘制子原理图绘制方块电路MCSYSTEM所对应的子原理图。如图4所示。绘制方块电路CYUSB所对应的子原理图。如图5所示。绘制方块电路AD所对应的子原理图。如图6所示。绘制方块电路POWER所对应的子原理图。如图7所示。（三）多层电路板设计USB2.0开发板电路中CY7C68013A是高速控制芯片，因此对电路板和布线有一定的特殊要求。由于该芯片用于
21、高速信号传输，需要设置四层板来保证高稳定性，增强抗干扰能力和减轻布线负担。其中两个内层分别为电源和地线。1确定和添加元件封装 USB2.0开发板要求体积尽可能小，电路板面积小，所以电路板中的元件绝大部分采用SMD元件，以节省电路板面积。前面设计电路原理图时，芯片CY7C68013A和MC56F8323是自制的元件原理图符号，在设计PCB板之前要添加两元件的封装。查阅有关资料可知，芯片CY7C68013A采用的是SSO-G56封装形式，芯片MC56F8323采用的是SO-G64封装形式。USB接口JP1采用图8的封装形式。该封装形式自己进行设计。 图8 USB接口JP1的管脚封装其它主要元件采用
22、的封装形式如表3所示。表3 USB2.0开发板元件封装形式元件类型元件封装封装库电阻RR2012-0805Miscellaneous Devices.IntLib电容CC3216-1206Miscellaneous Devices.IntLib发光二极管DSDSO-F2/D6.1Miscellaneous Devices.IntLibUSB接头JP1图7自己设计三端稳压器VRSIP-G3/Y2Miscellaneous Devices.IntLib开关SSPST-2Miscellaneous Devices.IntLib晶振YBCY-W2/D3.1Miscellaneous Devices.I
23、ntLib二极管DDSO-C2/X3.3Miscellaneous Devices.IntLib运算放大器UCDFP-G14/X.6LT Operational Amplifier.IntLib晶振XTALBCY-W2/D3.1Miscellaneous Devices.IntLib2PCB设计(1)电路板的创建采用向导创建电路板。可参考如下有关参数设置：电路板外形采用矩形，长：4000mil；宽：2000mil。采用四层板。其中信号层两层，内部电源层两层。只显示盲孔或埋过孔。电路板主要采用表面贴装式元件，元件布置在板的一面上。(2)加载网络表和元件，并进行元件的布局。(3)设置板层前面生成电
24、路板时，指定了电路板有两个内层。但还没有指定内层所对应的网络。分别将这两个内层指定到电源正极和地线。未设置的电路板层如图9所示。图9 图层堆栈管理器设置完毕后的电路板层如图10所示。图10 设置完成后的图层堆栈管理器(4)信号线线宽设置为0.3mm，电源线和接地线可加宽。自动布线，并适当进行手工调整。在PCB编辑环境下，可显示不同层的使用情况，如图11、图12、图13、图14所示。图11 Top Layer层使用情况图12 VCC层使用情况至此，多层电路板的设计工作已基本完成。最后可以根据需要进行覆铜和补泪滴等后续操作。（四）多层电路板设计的一般原则对于四层以上的电路板，主要是多了可供布线的中间层。多层板的布线主要还是以顶层和底层为主。一般情况下，应该先将那些在顶层和底层难以布线的网络布置在中间布线层上，然后再切换到顶层或底层进行其他网络的布线工作。电源和接地网络应该与内部电源层和内部接地层相连接。布线前，应该在图层堆栈管理器中添加需要的内部电源层、接地层和信号层，并指定所对应的网络。布线后，可以通过工作层的设置，打开需要查看的工作层，或关闭暂时不使用的层，以便于更好地查看整个电路板。至于PCB规则设置，以及布局布线等操作，和双面板的设计完全相同。图13 GND层使用情况图14 Bottom Layer层使用情况18
