数电实验实验报告.doc

1、数字电路实验报告数字电路实验2实验一 组合逻辑电路分析一试验用集成电路引脚图74LS00 集成电路 74LS20 集成电路四 2 输入与非门 双 4 输入与非门二实验内容1.实验一X12.5 V ABCDU1A74LS00NU2A74LS00NU3A74LS00N 亮亮亮亮亮亮亮亮亮亮“1”亮亮亮亮亮“0”ABCD亮亮亮亮亮亮“1”亮亮亮亮亮亮“0”亮亮亮亮亮自拟表格并记录:A B C D Y A B C D Y0 0 0 0 0 1 0 0 0 00 0 0 1 0 1 0 0 1 00 0 1 0 0 1 0 1 0 00 0 1 1 1 1 0 1 1 10 1 0 0 0 1 1 0

2、0 10 1 0 1 0 1 1 0 1 10 1 1 0 0 1 1 1 0 10 1 1 1 1 1 1 1 1 12.实验二密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1” ，将锁打开。否则，报警信号为 “1”，则接通警铃。试分析密码锁的密码ABCD 是什么？数字电路实验3U1A74LS00DU1B74LS00DU1C74LS00DU1D74LS00DU2A74LS00DU2B74LS00D U2C74LS00DU3A74LS20DX12.5 V X22.5 V VCC5VA亮亮D ABCD 接逻辑电平开关。最简表达式为：X1=ABCD 密码为

3、： 1001表格为：A B C D X1 X2 A B C D X1 X20 0 0 0 0 1 1 0 0 0 0 10 0 0 1 0 1 1 0 0 1 1 00 0 1 0 0 1 1 0 1 0 0 10 0 1 1 0 1 1 0 1 1 0 10 1 0 0 0 1 1 1 0 0 0 10 1 0 1 0 1 1 1 0 1 0 10 1 1 0 0 1 1 1 1 0 0 10 1 1 1 0 1 1 1 1 1 0 1三.实验体会：1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的目的。2.这次试验比较简单，熟悉了一些简单的组合逻辑电

4、路和芯片 ，和使用仿真软件来设计和构造逻辑电路来求解。实验二 组合逻辑实验（一） 半加器和全加器一实验目的1. 熟悉用门电路设计组合电路的原理和方法步骤二预习内容1. 复习用门电路设计组合逻辑电路的原理和方法步骤。2. 复习二进制数的运算。3. 用“与非门”设计半加器的逻辑图。4. 完成用“异或门” 、 “与或非”门、 “与 非”门设计全加器的逻辑图。5. 完成用“异或”门设计的 3 变量判奇 电路的原理图。三元 件参考数字电路实验4依次为 74LS283、74LS00、74LS51、74LS136其中 74LS51：Y=（AB+CD ） ，74LS136 ：Y=A B（OC 门）四实验内容1

5、. 用与非门组成半加器，用或非门、与或非门、与非门组成全加器（电路自拟）U1NOR2U2NOR2U3NOR2U4NOR2U5NOR2S C半加器U1A74LS136DU1B74LS136DU2C74LS00DR11kR21kVCC5VU3A74LS51D81121391011J1Key = AJ2Key = BJ3Key = CSi2.5 V Ci2.5 V 全加器被加数 Ai 0 1 0 1 0 1 0 1加数 Bi 0 0 1 1 0 0 1 1前级进位 Ci-1 0 0 0 0 1 1 1 1和 Si 0 1 1 0 1 0 0 1新进位 Ci 0 0 0 1 0 1 1 12. 用异或

6、门设计 3 变量判奇电路，要求变量中 1 的个数为奇数是，输出为 1，否则为 0.数字电路实验5VCC5V J1Key = AJ2Key = BJ3Key = CU1A74LS136DU1B74LS136DR11kX12.5 V 3 变量判奇电路输入 A 0 0 0 0 1 1 1 1输入 B 0 0 1 1 0 0 1 1输入 C 0 1 0 1 0 1 0 1输出 L 0 1 1 0 1 0 0 13. “74LS283”全加器逻辑功能测试测试结果填入下表中：被加数 A4A3A2A1 0111 1001加数 B4B3B2B1 0001 0111前级进位 C0 0 或 1 0 或 1和 S4

7、S3S2S1 1000 1001 0000 0001新进位 C4 0 0 1 1五实验体会：1.通过这次实验，掌握了熟悉半加器与全加器的逻辑功能2.这次实验的逻辑电路图比较复杂，涉及了异或门、与或非门、与非门三种逻辑门，在接线时应注意不要接错。各芯片的电源和接地不能忘记接。实验三 组合逻辑实验（二）数据选择器和译码器的应用一实验目的熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法数字电路实验6二预习内容1. 了解所有元器件的逻辑功能和管脚排列2. 复习有关数据选择器和译码器的内容3. 用八选一数据选择器产生逻辑函数 L=ABC+ABC+ABC+ABC 和 L=ABC4. 用 3 线8 线译

8、码器和与非门构成一个全加器三参考元件数据选择器 74LS151,38 线译码器 74LS138.四实验内容1.数据选择器的使用：当使能端 EN=0 时，Y 是 A2,A1,A0 和输入数据 D0D7 的与或函数，其表达式为：Y= （表达式 1）7=0式中 mi 是 A2,A1,A0 构成的最小项，显然当 Di=1 时，其对应的最小项 mi 在与或表达式中出现。当 Di=0 时，对应的最小项就不出现。利用这一点，不难实现组合电路。将数据选择器的地址信号 A2,A1,A0 作为函数的输入变量，数据输入 D0D7 作为控制信号，控制各最小项在输出逻辑函数中是否出现，是能端 EN 始终保持低电平，这样

9、，八选一数据选择器就成为一个三变量的函数产生器。用八选一数据选择器 74LS151 产生逻辑函数将上式写成如下形式：L=m 1D1+m3D3+m6D6+m7D7该式符合表达式 1 的标准形式，显然 D1、D 3、D 6、D 7 都应该等于 1，二式中没有出现的最小项 m0、m 2、m 4、m 5，它们的控制信号 D0、D 2、D 4、D 5 都应该等于 0。由此可画出该逻辑函数产生器的逻辑图。L=ABC+ABC+ABC+ABC用八选一数据选择器 74LS151 产生逻辑函数根据上述原理自行设计逻辑图，并验证实际结果。数字电路实验7U174LS151DW 6D04 D13D22 D31D415

10、D514D613 D712A11C9 B10Y 5G7VCC5VX12.5 V J1Key = AJ2Key = BJ3Key = C2.3 线 8 线译码器的应用用 3 线8 线译码器 74LS138 和与非门构成一个全加器。写出逻辑表达式并设计电路图，验证实际结果。U174LS138DY0 15Y1 14Y2 13Y3 12Y4 11Y5 10Y6 9Y7 7A1 B2C3G16 G2A4G2B5U2A74LS20DU2B74LS20DJ1Key = AJ2Key = BJ3Key = CVCC5V X12.5 V X22.5 V 3.扩展内容用一片 74LS151 构成 4 变量判奇电路

11、U174LS151DW 6D04 D13D22 D31 D415D514 D613 D712A11 C9 B10Y 5G7J1Key = DJ2Key = AJ3Key = BJ4Key = CU2A7404NVCC5VX12.5 V 五、实验体会1.数据选择器用来对数据进行选择，特别选择适用于函数的分离，是比较常用的组合逻辑器件；译码器用于数据的编码与译码中，也是较常用的逻辑器数字电路实验8件。2.集成的组合逻辑电路也是有简单的门电路组合而成，可以根据对逻辑电路的连接,集成的逻辑器件之间可以相互转化，功能也进行了扩展了。实验四：触发器和计数器一、 实验目的1、 熟悉 J-K 触发器的基本逻辑

12、功能和原理。2、 了解二进制计数器工作原理。3、 设计并验证十进制，六进制计数器。二、 预习内容1、 复习有关 R-S 触发器，J-K 触发器，D 触发器的内容。触发器是构成时序逻辑电路的基本逻辑单元，具有记忆、存储二进制信息的功能。从功能上看，触发器可分为 RS、D、JK、T、T等几种类型。上述几种触发器虽然功能不同，但相互之间可以转换。边沿触发器是指，只有在时钟脉冲信号 CP 的上升沿或者是下降沿到来时，接收此刻的输入信号，进行状态转换，而在其它任何时候输入信号的变化都不会影响到电路的状态。2、 预习有关计数器的工作原理。统计输入脉冲个数的过程计数。能够完成计数工作的电路成为计数器。计数器

13、的基本功能是统计时钟脉冲的个数，即实现计数操作，也用于分频、定时、产生节拍脉冲等。计数器的种类很多，根据计数脉冲引入方式的不同，将计数器分为同步计数器和异步计数器；根据计数过程中计数变化趋势，将计数器分为加法计数器、减法计数器、可逆计数器；根据计数器中计数长度的不同，可以将计数器分为二进制计数器和非二进制计数器（例如十进制、N 进制） 。二进制计数器是构成其他各种计数器的基础。按照计数器中计数值的编码方式，用 n 表示二进制代码，N 表示状态位，满足 N=2“的计数器称作二进制计数器。74LS161D 是常见的二进制加法同步计数器3、 用触发器组成三进制计数器。设计电路图。4、 用 74 LS

14、 163 和与非门组成四位二进制计数器，十进制计数器，六进制计数器。设计电路图。三、 参考元件74LS00 74LS107数字电路实验974LS74 74LS163 四、实验内容1.R-S 触发器逻辑功能测试U1A74LS00DU1B74LS00DVCC5VJ1Key = RJ2Key = SX12.5 V X22.5 V RS 触发器R S Q 触发器电位0 1 0 1 01 0 1 0 11 1 0 0 不确定0 0 不变 不变 保持2.74LS163 的逻辑功能测试U174LS163DQA 14QB 13QC 12QD 11RCO 15A3 B4C5 D6ENP7 ENT10LOAD2

15、CLR1CLK9V1100 Hz 5 V U2A74LS00DVCC 5VGNDX12.5 V X22.5 V X32.5 V X42.5 V 数字电路实验1074LS163 的逻辑功能表如下输入 输出cr LDCTP CTT CP D0 D1 D2 D3 Q0 Q1 Q2 Q30 X X X X X X X 0 0 0 01 0 X X d0 d1 d2 d3 d0 d1 d2 d31 1 1 1 X X X X 计数1 1 0 X X X X X 保持1 1 X 0 X X X X 保持3.用 74LS163 组成六进制计数器U1A74LS00DU274LS163DQA 14QB 13QC

16、 12QD 11RCO 15A3 B4C5 D6ENP7 ENT10LOAD2 CLR1CLK9VCC5VU3DCD_HEXV150 Hz 5 V 输出 QA QB QC QD 从 0000 逐渐增 1 直至 0101，此时 QA=1,QC=1,经过与非门后为低电平，输入至 CLR 同步清零，又开始了下一轮的计数。故计数范围为00000101，为六进制计数器。4.用 74LS163 组成十进制计数器数字电路实验11U174LS163DQA 14QB 13QC 12QD 11RCO 15A3 B4C5 D6ENP7 ENT10LOAD2 CLR1CLK9U2A74LS00DU3DCD_HEXV1

17、50 Hz 5 V VCC 5V输出 QA QB QC QD 从 0000 逐渐增 1 直至 1001，此时 QA=1,QD=1,经过与非门后为低电平，输入至 CLR 同步清零，又开始了下一轮的计数。故计数范围为 00001001，为十进制计数器。1、 用 74LS163 组成六十进制计数器U174LS163DQA 14QB 13QC 12QD 11RCO 15A3 B4C5 D6ENP7 ENT10LOAD2 CLR1CLK9U2A74LS00DU3DCD_HEXV1100 Hz 5 V VCC 5VU474LS163DQA 14QB 13QC 12QD 11RCO 15A3 B4C5 D6

18、ENP7 ENT10LOAD2 CLR1CLK9U5A74LS00DU6DCD_HEX五、实验体会：这次试验熟悉了计数器、译码器、显示器等器件的使用方法，学会用它们组成具有计数、译码、显示等综合电路，并了解它们的工作原理。利用常用计数器通过设计可以实现非常用进制计数器，一般有同步和异步两种不同的方案，同时也可以采用清零和预置数来达到归零的目的。数字电路实验12实验五 555 集成定时器一实验目的熟悉与使用 555 集成定时器二实验内容1.555 单稳电路1） 按图连接，组成一个单稳触发器2） 测量输出端，控制端的电位与理论计算值比较3） 用示波器观察输出波形以及输出电压的脉宽。tw=RCln3

19、=1.1RCA1555_VIRTUALGNDDISOUTRSTVCCTHRCONTRIR15.1kC19.7FVCC 5VV11kHz 5 V XSC1A BExt Trig+_ + _2 555 多谐振荡器1）按图接线，组成一个多谐振荡器输出矩形波的频率为：f=1.43/（R 1+2R2）2）用示波器观察波形A1555_VIRTUALGNDDISOUTRSTVCCTHRCONTRIR1100kR210kVCC 5VC1270pFXSC1A BExt Trig+_ + _通过示波器观察到输出波形为脉冲波3.接触开关按图接线，构成一个接触开关，摸一下触摸线，LED 亮一秒数字电路实验13A155

20、5_VIRTUALGNDDISOUTRSTVCCTHRCONTRIVCC5VR1100kR21kC10.1FC247FC30.05FLED1三实验体会本次实验是关于 555 集成定时器以及它构建的触发器和振荡器。555 定时器在逻辑电路中用得非常广泛，可以由它产生各种各样的脉冲波形，一般作为信号源来使用。实验六 数字秒表一实验目的：1、了解数字计时装置的基本工作原理和简单设计方法。2、熟悉中规模集成器件和半导体显示器的使用。3、了解简单数字装置的调试方法，验证所设计的数字秒表的功能。二实验元件：集成元件：555 一片，74LS163 一片，74LS248 两片，LED 两片，74LS00 两片

21、。二极管 IN4148 一个，电位器 100K 一个，电阻，电容。三实验内容：1、实验原理框图 秒信号发生器用 555 定时器构建多谐振荡电路而成 六十进制计数器用两块 74LS163 组成 译码电路由 74LS148 组成 数码显示由 LED 组成。2、 设计内容及要求数字电路实验14用上述元器件设计一个数字秒表电路，电路包含秒脉冲发生器、计数、译码，显示00 至 59 秒。具有清零、停止、启动功能。至少使用一块 74LS248 芯片及共阴极显示器。3 实验电路图设计如下：U174LS163DQA 14QB 13QC 12QD 11RCO 15A3 B4C5 D6ENP7 ENT10LOAD

22、2 CLR1CLK9U274LS163DQA 14QB 13QC 12QD 11RCO 15A3 B4C5 D6ENP7 ENT10LOAD2 CLR1CLK9U5A74LS00DU5B74LS00DVCC5VU6LM555CMGND1DIS7OUT 3RST4VCC8THR6CON5TRI2R1100kR2100kC14.7FU9A74LS00DVCC5VU1374LS248DA7 B1C2 D6OA 13OD 10OE 9OF 15OC 11OB 12OG 14LT3 RBI5 BI/RBO4U12ABCDEFGCKU14DCD_HEXPauseKey = SpaceClearKey = SpaceU3A74LS00DU8A74LS00DC20.01FU4A74LS00D开关 A B 置于高电平时开始计数，A 置于低电平的时候暂停计数，B 置于低电平的时候清零。译码电路秒计数器控制电路 秒信号发生器数码显示器数字电路实验15四实验体会：最后的实验为一综合性实验，综合考察了 555 定时器与计数电路的应用。其中在接线时应先检查导线的通断后在使用，可以节省不必要浪费的时间；另外要将电路分割成不同的功能块来拼接会是过程清晰、简洁。由多谐振荡器产生的信号接入计数器时应用与非门来处理一下，否则计数器会出现乱码，可见理论与实际是有偏差的，可能是多谐振荡器产生的方波中有干扰信号。