1、A 卷 20182019 学年第 一 学期1南京大学 电子科学与工程系 全日制统招本科生 数字系统 I 期末考试试卷 闭卷任课教师姓名: 沙金 考试时间： 2019.1.8 考生年级 考生专业 考生学号 考生姓名 题号 一 二 三 四 五 六 总分得分一、 （18 分） 1）试仅用与非门画出 SR 锁存器的结构。2）在上题的基础上，试用与非门和非门画出 clk 上升沿触发的 D触发器结构。3）请用 Verilog HDL 代码描述 2）中实现的 D 触发器。 （行为描述即可）本题得分A 卷 20182019 学年第 一 学期2二、 （20 分）1）采用 D 触发器设计并实现一个同步计数器， 使
2、之能够对输入 w 的脉冲进行计数，输出计数序列 z 为 2,0,1, 2,0,1, 2,0,1, 。 （需说明状态转移，画电路图。不写Verilog）2）你的设计是 mealy 型还是 moore 型的？3）假设触发器时序参数为 tsu=0.6ns, th=0.4ns, tcq=1ns, 组合逻辑每个逻辑门的延迟是1ns，电路没有时钟偏差。请计算此电路工作的最大频率。三、 （16 分）试用 Verilog 语言设计如下功能的同步时序电路：序列 w 为单比特串行输入，在探测到 w 的值为 1001 或 1111 时，在下个时钟周期产生输出 z=1，否则 z=0。本题得分本题得分A 卷 20182
3、019 学年第 一 学期3四、 （16 分）分析两段代码：1、Module example (x1, x2, x3, x4, Clock, a, b, c)input x1, x2, x3, x4, Clock;output reg a, b, c;always (posedge Clock)begina = x1 b = a | x3;c = b endendmodule1）这是什么类型的赋值方式？2）请画出以上代码所描述的电路图。3) 如果把 “=”都变为“=” ，请画出新电路图。2、always（A）beginf = A0 for (k=2; kn-1; k=k+1)f=f|(Ak en
4、d这段代码产生的是组合逻辑还是时序逻辑？产生的 f 逻辑是什么？（f= ？）本题得分A 卷 20182019 学年第 一 学期4五、 （15 分）分析下图所示电路，1）简述两个 555 定时器的工作原理。2）若要求扬声器在开关 S 按下后，以 的频率持续响 10s，试确定图KHz.1中 和 的取值。 （注：图中是利用开关 S 产生一负的窄脉冲。 ）1R27621538476215384SK01 2R3K.F0.0. F05 5 5( 1 )5 5 5( 2 )V5 本题得分A 卷 20182019 学年第 一 学期5六、 （15 分）在图中所示的 D/A 转换电路中，试求： （1）1LSB 所产生的输出电压增量是多少？（2）输入为 时的输出电压是多少？109d输入为 时的输出电压是多少？0（3）若输入以二进制补码给出，则最大的正数和绝对值最大的负数各为多少？它们对应的输出电压各为多少？ 地0123456789ddDVREF2outFIR-+-+k10k20V81数字量输入ov本题得分
