1、第二章 计算机硬件基础,有两种逻辑体制：正逻辑体制规定：高电平为逻辑1，低电平为逻辑0。负逻辑体制规定：低电平为逻辑1，高电平为逻辑0。如果采用正逻辑，图1.1.1所示的数字电压信号就成为下图所示逻辑信号。,正逻辑与负逻辑,数字信号是一种二值信号，用两个电平（高电平和低电平）分别来表示两个逻辑值（逻辑1和逻辑0）。,2.1 组合逻辑电路,组合逻辑电路的特点电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。,每一个输出变量是全部或部分 输入变量的函数： L1=f1（A1、A2、Ai） L2=f2（A1、A2
2、、Ai） Lj=fj（A1、A2、Ai）,2.1.1、 基本的逻辑门,基本的逻辑操作有：与（AND）、或（OR）、非（NOT）、 与非（NAND）、或非（NOR）、异或（XOR）及同或（NXOR）,A B F 0 0 0 0 1 0 1 0 0 1 1 1,逻辑操作 逻辑符号（图形表示 ） 逻辑表达式 真值表,F,与（AND）或（OR) 非（NOT）异或（XOR）,F,F,B,A,F,=1,F,一、 基本逻辑运算,与逻辑举例： 设1表示开关闭合或灯亮； 0表示开关不 闭合或灯不亮， 则得真值表。,2.1.1 基本逻辑运算,与运算只有当决定一件事情的条件全部具备之后，这件事情 才会发生。我们把这
3、种因果关系称为与逻辑。,1与运算,若用逻辑表达式 来描述，则可写为,2或运算当决定一件事情的几个条件中，只要有一个或一个以 上条件具备，这件事情就发生。我们把这种因果关系称为或逻辑。,或逻辑举例：,若用逻辑表达式 来描述，则可写为： LA+B,3非运算某事情发生与否，仅取决于一个条件，而且是对该条件的否定。即条件具备时事情不发生；条件不具备时事情才发生。,非逻辑举例：,若用逻辑表达式来描述， 则可写为：,4异或,异或是一种二变量逻辑运算，当两个变量取值相同时，逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。异或的逻辑表达式为：,其他常用逻辑运算,2或非 由或运算和非运算组合而成。,1与非
4、 由与运算和非运算组合而成。,3.同或-异或非 NXOR,F = A B F = A B + AB,B,A,F,=1,2.1.2 逻辑函数及其表示方法,解：第一步：设置自变量和因变量。第二步：状态赋值。对于自变量A、B、C设：同意为逻辑“1”，不同意为逻辑“0”。对于因变量L设：事情通过为逻辑“1”，没通过为逻辑“0”。,1、逻辑函数的建立,例三个人表决一件事情，结果按“少数服从多数”的原则决定，试建立该逻辑函数。,第三步：根据题义及上述规定列出函数的真值表如表。,一般地说，若输入逻辑变量A、B、C的取值确定以后，输出逻辑变量L的值也唯一地确定了，就称L是A、B、C的逻辑函数，写作：L=f（A
5、，B，C）,逻辑函数与普通代数中的函数相比较，有两个突出的特点： （1）逻辑变量和逻辑函数只能取两个值0和1。 （2）函数和变量之间的关系是由“与”、“或”、“非”三种基本运算决定的。 最小项,2、逻辑函数的表示方法,例列出下列函数的真值表：,1）真值表将输入逻辑变量的各种可能取值和相应的函数值排列在一起而组成的表格。,2）函数表达式由逻辑变量和“与”、“或”、“非”三种运算符所构成的表达式。,由真值表可以转换为函数表达式。例如，由“三人表决”函数的真值表可写出逻辑表达式,反之，由函数表达式也可以转换成真值表。,解：该函数有两个变量，有4种取值的 可能组合，将他们按顺序排列起来即 得真值表。,
6、例、写出以下真值表对应的逻辑表达式,列出下列函数的真值表：,3逻辑图逻辑图是由逻辑符号及它们之间的连线而构成的图形。,由逻辑图也可以写出其相应 的函数表达式。 例写出如图所示逻辑图的函数表达式。 解：可由输入至输出逐步 写出逻辑表达式：,由函数表达式可以画出其相应的逻辑图。 例画出下列函数的逻辑图：,解：可用两个非门、两个与门 和一个或门组成。,逻辑图举例,例写出如图所示逻辑图的函数表达式。 解：可由输入至输出逐步 写出逻辑表达式：,例画出下列函数的逻辑图：,解：可用两个非门、两个与门 和一个或门组成。,2.1.3 逻辑代数的基本公式,逻辑代数的基本规则,对偶规则的基本内容是：如果两个逻辑函数
7、表达式相等，那么它们的对偶式也一定相等。 基本公式中的公式l和公式2就互为对偶 式。,1 .代入规则 对于任何一个逻辑等式，以某个逻辑变量或逻辑函数同时取代等式两端任何一个逻辑变量后，等式依然成立。 例如，在反演律中用BC去代替等式中的B，则新的等式仍成立：,2 .对偶规则 将一个逻辑函数L进行下列变换： ， 0 1，1 0 所得新函数表达式叫做L的对偶式，用 表示。,3 .反演规则 将一个逻辑函数L进行下列变换： ， ； 0 1，1 0 ； 原变量 反变量， 反变量 原变量。 所得新函数表达式叫做L的反函数，用 表示。,在应用反演规则求反函数时要注意以下两点： （1）保持运算的优先顺序不变，
8、必要时加括号表明，如例1。 （2）变换中，几个变量（一个以上）的公共非号保持不变，如例2,利用反演规则，可以非常方便地求得一个函数的反函数 例1 求以下函数的反函数：,解：,例2 求以下函数的反函数：,解：,2.1.4、逻辑函数的代数化简法,其中，与或表达式是逻辑函数的最基本表达形式。 2逻辑函数的最简“与或表达式” 的标准（1）与项最少，即表达式中“+”号最少。（2）每个与项中的变量数最少，即表达式中“ ”号最少。,1逻辑函数式的常见形式 一个逻辑函数的表达式不是唯一的，可以有多种形式，并且能互相转换。例如：,3用代数法化简逻辑函数,（4）配项法。,（1）并项法。,（2）吸收法。,（3）消去
9、法。,运用公式 ，将两项合并为一项，消去一个变量。如,运用吸收律 A+AB=A，消去多余的与项。如,在化简逻辑函数时，要灵活运用上述方法，才能将逻辑函数化为最简。 再举几个例子：,解：,例3 化简逻辑函数：,（利用 ）,（利用A+AB=A）,（利用 ）,解：,例4 化简逻辑函数：,（利用反演律 ）,（利用 ）,（配项法）,（利用A+AB=A）,（利用A+AB=A）,（利用 ）,由上例可知，逻辑函数的化简结果不是唯一的。 代数化简法的优点是不受变量数目的限制。 缺点是：没有固定的步骤可循；需要熟练运用各种公式和定理；在化简一些较为复杂的逻辑函数时还需要一定的技巧和经验；有时很难判定化简结果是否最
10、简。,解法1：,解法2：,例5 化简逻辑函数：,2.1.5 逻辑函数的卡诺图化简法,一、 最小项的定义与性质最小项的定义 n个变量的逻辑函数中，包含全部变量的乘积项称为最小项。n变量逻辑函数的全部最小项共有2n个。,二、逻辑函数的最小项表达式 任何一个逻辑函数表达式都可以转换为一组最小项之和，称为最小项表达式。 例1：将以下逻辑函数转换成最小项表达式：,解：,解：,=m7+m6+m3+m1,例2 将下列逻辑函数转换成最小项表达式：,=m7+m6+m3+m5=m（3,5,6,7）,三、卡诺图,2 .卡诺图用小方格来表示最小项，一个小方格代表一个最小项， 然后将这些最小项按照相邻性排列起来。即用小
11、方格几 何位置上的相邻性来表示最小项逻辑上的相邻性。,1相邻最小项 如果两个最小项中只有一个变量互为反变量，其余变量均相同，则称这两个最小项为逻辑相邻，简称相邻项。 例如，最小项ABC和 就是相邻最小项。,如果两个相邻最小项出现在同一个逻辑函数中，可以合并为一项，同时消去互为反变量的那个量。如,3卡诺图的结构,（2）三变量卡诺图,（1）二变量卡诺图,（3）四变量卡诺图,仔细观察可以发现，卡诺图具有很强的相邻性： （1）直观相邻性，只要小方格在几何位置上相邻（不管上下左右），它代表的最小项在逻辑上一定是相邻的。 （2）对边相邻性，即与中心轴对称的左右两边和上下两边的小方格也具有相邻性。,四、用卡
12、诺图表示逻辑函数,1从真值表到卡诺图 例 某逻辑函数的真值表如表3.2.3所示，用卡诺图表示该逻辑函数。,解： 该函数为三变量，先画出三变量卡诺图，然后根据真值表将8个最小项L的取值0或者1填入卡诺图中对应的8个小方格中即可。,2从逻辑表达式到卡诺图,（2）如表达式不是最小项表达式，但是“与或表达式”，可将其先化成最小项表达式，再填入卡诺图。也可直接填入。例 用卡诺图表示逻辑函数,（1）如果表达式为最小项表达式，则可直接填入卡诺图。 例 用卡诺图表示逻辑函数:,解： 写成简化形式： 然后填入卡诺图：,解：直接填入：,五、逻辑函数的卡诺图化简法,1卡诺图化简逻辑函数的原理 : （1）2个相邻的最
13、小项结合，可以消去1个取值不同的变量而合并为l项。,（2）4个相邻的最小项结合，可以消去2个取值不同的变量而合并为l项。,（3）8个相邻的最小项结合，可以消去3个取值不同的变量而合并为l项。,总之，2n个相邻的最小项结合，可以消去n个取值不同的变量而合并为l项。,2用卡诺图合并最小项的原则（画圈的原则）,（1）尽量画大圈，但每个圈内只能含有2n（n=0,1,2,3）个相邻项。要特别注意对边相邻性和四角相邻性。 （2）圈的个数尽量少。 （3）卡诺图中所有取值为1的方格均要被圈过，即不能漏下取值为1的最小项。 （4）在新画的包围圈中至少要含有1个末被圈过的1方格，否则该包围圈是多余的。3用卡诺图化
14、简逻辑函数的步骤： （1）画出逻辑函数的卡诺图。 （2）合并相邻的最小项，即根据前述原则画圈。 （3）写出化简后的表达式。每一个圈写一个最简与项，规则是，取值为l的变量用原变量表示，取值为0的变量用反变量表示，将这些变量相与。然后将所有与项进行逻辑加，即得最简与或表达式。,例3.2.6 用卡诺图化简逻辑函数： L（A,B,C,D）=m（0,2,3,4,6,7,10,11,13,14,15） 解：（1）由表达式画出卡诺图。 （2）画包围圈，合并最小项， 得简化的与或表达式:,解：（1）由表达式画出卡诺图。 （2）画包围圈合并最小项， 得简化的与或表达式:,例3.2.7 用卡诺图化简逻辑函数：,注
15、意：图中的虚线圈是多余的，应去掉 。,例3.2.8 某逻辑函数的真值表如表3.2.4所示，用卡诺图化简该逻辑函 数。,（2）画包围圈合并最小项。 有两种画圈的方法： （a）：写出表达式：,解：（1）由真值表画出卡诺图。,（b）：写出表达式：,通过这个例子可以看出，一个逻辑函数的真值表是唯一的，卡诺图也是唯一的，但化简结果有时不是唯一的。,2.2、组合逻辑电路的分析方法,分析过程一般包含4个步骤：,例1：组合电路如图所示，分析该电路的逻辑功能。,解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P。,（2）化简与变换：,（3）由表达式列出真值表。,（4）分析逻辑功能 ： 当A、
16、B、C三个变量不一致时， 电路输出为“1”，所以这个电路 称为“不一致电路”。,组合逻辑电路的设计方法,设计过程的基本步骤：,例3.4.1：设计一个三人表决电路，结果按“少数服从多数”的原则决定。 解：（1）列真值表：,（3）化简。,（2）由真值表写出逻辑表达式：,得最简与或表达式：,（4）画出逻辑图。,如果，要求用与非门实现该逻辑电路， 就应将表达式转换成与非与非表达式：,画出逻辑图如图所示。,组合逻辑电路设计实例-设计一全加器,2、由真值表可得全加器输出Fn和进位输出Cn的表达式为：,1、列一位二进制加法器真值表,3、逻辑函数化简,4、画逻辑电路图（有错）,逻辑电路的物理实现,TTL 双极
17、型晶体管 MOS 半导体场效应管,所以输出为低电平。,一、 NMOS门电路 1NMOS非门,MOS逻辑门电路,逻辑关系：（设两管的开启电压为VT1=VT2=4V，且gm1gm2 ） （1）当输入Vi为高电平8V时，T1导通，T2也导通。因为gm1gm2，所以两管的导通电阻RDS1RDS2，输出电压为：,（2）当输入Vi为低电平0V时， T1截止，T2导通。所以输出电压为VOH=VDD-VT=8V，即输出为高电平。 所以电路实现了非逻辑。,2NMOS门电路 （1）与非门,（2）或非门,3一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变。,2任一条线一端上的小圆圈移到另一端，其逻辑关系不变
18、。,混合逻辑中逻辑符号的变换,1逻辑图中任一条线的两端同时加上或消去小圆圈，其逻辑关系不变。,译码器,一译码器的基本概念及工作原理 译码器将输入代码转换成特定的输出信号 例：2线4线译码器,写出各输出函数表达式：,画出逻辑电路图：,1.二进制译码器741383线8线译码器,二、集成译码器,74LS138译码器：,工作条件：,工作原理：,将复合的输入信号变为枚举的输出信号。,如 A9A0 表示I/O端口地址，每个输出端对应接口的端口数量？ Y1、Y4对应端口地址？,8个 08H(88H)、20H(A0H),如 用A15A0 表示16位的地址，已知有4片8KB的存储器芯片的地址范围如下 A15A1
19、4A13A12 A0 0000H1FFFH 0 0 0 2000H3FFFH 0 0 1 6000H7FFFH 0 1 1 0A000H0BFFFH 1 0 0 设计一个译码电路确定这些芯片的片选信号,15,2.3 时序逻辑电路,2.3.1 时序逻辑电路的基本概念时序逻辑电路的结构及特点 时序逻辑电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。 时序电路的特点：（1）含有具有记忆元件（最常用的是触发器）。 （2）具有反馈通道。,2.3.2 触发器,1触发器有两个基本性质：（1）在一定条件下，触发器可维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号
20、作用下，触发器可从一个稳定状态转变到另一个稳定状态。 2描写触发器逻辑功能的方法主要有特性表、特性方程、驱动表、状态转换图和波形图(又称时序图)等。 3按照结构不同，触发器可分为：(1) 基本RS触发器，为电平触发方式。(2) 同步触发器，为脉冲触发方式。(3) 主从触发器，为脉冲触发方式。(4) 边沿触发器，为边沿触发方式。 4根据逻辑功能的不同，触发器可分为：(1) RS触发器 (2) JK触发器 (3) D触发器 (4) T触发器 （T触发器 ） 5同一电路结构的触发器可以做成不同的逻辑功能；同一逻辑功能的触发器可以用不同的电路结构来实现。 6利用特性方程可实现不同功能触发器间逻辑功能的
21、相互转换。,基本触发器,一、基本RS触发器1用与非门组成的基本RS触发器（1）电路结构:由门电路组成的，它与组合逻辑电路的根本区别在于，电路中有反馈线，即门电路的输入、输出端交叉耦合。,触发器有两个互补的输出端，,（2）逻辑功能,2用或非门组成的基本RS触发器,这种触发器的触发信号是高电平有效，因此在逻辑符号的输入端处没有小圆圈。,波形分析：,当触发器的时钟信号C为触发约定电平高电平（或低电平）时，触发器接收输入数据D，此时输入端D的任何变化都会在输出Q端得到反映；而当时钟C为非约定电平低电平（或高电平）时，触发器状态保持不变，即Q与D无关。,电平触发方式触发器又称为D锁存器， 图215为D锁
22、存器的逻辑电路图、功能表、,D触发器-电平触发,0 X,边沿触发方式的触发器接收的是时钟脉冲CP的约定边沿（上升沿或下降沿）来到时的输入数据D。而在CP为非约定边沿或高电平、低电平时，触发器不接收输入数据D。常用的正边沿触发器之一就是D触发器，图216给出其逻辑电路、功能表、表示图和时序波形。,D触发器-边沿触发,RD,集成数码寄存器74LSl75 ：,数码寄存器存储二进制数码的时序电路组件寄存器由一组触发器组成。由n位触发器构成的寄存器称为n位寄存器，它可以存储n位二进制信息,2.3.3 数码寄存器,几个常用的寄存器,74LS273 8位锁存器 74LS374 8位锁存器 74LS245 8位双相三态数据缓冲器,典型的集成电路芯片如74LS273，该芯片内含有8个独立的D触发器，逻辑电路如图218所示。,74LS273,CP:锁存使能信号,74LS374,74LS245（三态门）,74LS245OE T,A,B,8位,8位,OE 数据传送允许，低电平有效 T 数据传送方向控制T=1 A到BT=0 B到A,
