1、1武汉大学计算机学院20062007 学年第二学期 2006 级数字逻辑期未考试试卷 A 卷学号 班级 姓名 成绩 一、填空（每空 1 分，共 14 分）1、 （21.5） 10=（ ） 2=（ ） 8=（ ） 162、若 ，则 补 =（ ）0.xx3、十进制数 809 对应的 8421BCD 码是（ ）4、若采用奇校验，当信息位为 10011 时，校验位应是（ ）5、数字逻辑电路分为（ ）和（ ）两大类6、电平异步时序逻辑电路的描述工具有（ ） 、 （ ） 、 （ ）7、函数 的反函数是（ ）()FABCD8、与非门扇出系数 NO 的含义是（ ）9、若要消除函数 对应的逻辑电路可能存在的险象
2、，则应增加(,)A的冗余项是（ ）二、选择题（每空 2 分，共 16 分）从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内1、数字系统采用（ ）可以将减法运算转化为加法运算A原码 B余 3 码 CGray 码 D补码2、欲使 J-K 触发器在 CP 脉冲作用下的次态与现态相反，JK 的取值应为（ ）A00 B01 C10 D113、对完全确定原始状态表中的 6 个状态，A、B、 C、D 、E 、F 进行比简，若有（A，B ） ， （D、E）等效，则最简状态表中只有（ ）个状态A2 B4 C5 D64、下列集成电路芯片中， （ ）属于组合逻辑电路A计数器 74290 B寄存器 74
3、194 C三一八译码器 74138 D集成定时器 5G5555、设计一个 20 进制同步计数器，至少需要（ ）个触发器A4 B5 C6 D206、用 5G555 构成的多谐振荡器有（ ）A两个稳态 B两个暂稳态 2C一个稳态，一个暂稳态 D既没有稳态，也没有暂稳态7、可编程逻辑阵列 PLA 的与、或陈列是（ ）A与阵列可编程、或阵列可编程 B与阵列不可编程、或阵列可编程 C与阵列可编程、或阵列不可编程 D与阵列不可编程、或阵列不可编程8、最大项和最小项的关系是（ ）A B C D无关系iimMiim1iimM三、逻辑函数化简（6 分）把 化成最简与或式(,)(0,154,)(,70,2)FCD
4、d四、分析题（每小题 12 分，共 24 分）1、分析图 1 所示组合逻辑电路 写出输出函数表达式 列出真值表 说明电路功能2、分析图 2 所示脉冲异步时序逻辑电路 写出输出函数和激励函数表达式 列出次态真值表，作出状态表和状态图 说明电路功能 设初态 ，作出 x 输入 4 个异步脉210y冲后的状态 y2y1 和输出 z 的波形图。五、设计题（每小题 10 分，共 20 分）1、作出“1101”序列检测器的 Moore 模型原始状态图和状态表，电路有一个串行输入端 x，一个输出端 z。当 x 输入的序列中出现 “1101”时，输出 z 为 1，否则 z为 0，其典型输入输出序列如下：输入 x
5、 0 1 0 1 1 0 1 1 0 1 0输出 z 0 0 0 0 0 0 1 0 0 0 02、用 D 触发器和适当的逻辑门设计能实现下列最简二进制状态表的同步时序逻辑电路图 11 x图 2A 1 & 1B1C& FD3六 综合应用题（每小题 10 分，共 20 分）1、用三一八译码器 74138 和适当的逻辑门设计一个三变量 “多数表决电路”2、用四位二进制同步可逆计数器 74193 和八选一数据选择器 74152 设计一个“10010010”序列发生器，循环产生该序列。序列中的最高位“1”是序列的第一位。（提示：首先把 74193 设计成八进制计数器，用其计数状态作八选一数据选择器的地
6、址端，用要产生的序列位作数据选择器的数据输入端）附：各集成电路逻辑符号次态/输出 12/nyz现态y2 y1 x=0 x=10001111001/011/001/000/010/010/000/011/1D 触发器激励表如下QQ n+1 D0 00 11 01 10101A1A2A0GD0 D1 D2 D3 D4 D5 D6 D7F八选一 MUX741524武汉大学计算机学院2006-2007 学年第二学期 2006 级数字逻辑期末考试试题 A 卷参考答案一、填空题（每空 1 分，共 14）解答：1.（21.5） 10=（10101，1） 2=（25.4） 8=（15.8） 162. x补 =
7、1.0011 3. 1000000010014. 0 5. 组合逻辑电路，时序逻辑电路6. 逻辑表达式，流程表，总态图 7. FABCD8. 指与非门的输出端连接同类门的最多个数，它反映了与非门的带负载能力。9. BC 二、选择题（每空 2 分，共 16 分）解答1. D 2. D 3. B 4. C 5. B 6. B 7. A 8. A三、逻辑函数化简（6 分）解答先画出函数 F（A.B.C.D ）的卡诺图四、分析题（每小题 12 分，共 24 分）1. 解答00 01 11 101 d d1 1d 1 d1 dABCD00011110化简得最简与 或表达式： FACA 1 & 1B1C&
8、 FDP1 P2P35 逐级写出输出函数表达式6列真值表 12323()PABDCFBCADBCAB功能说明由真值表可知，当输入 ABCD 取值为0010、0011、0100、0101、0110、0111、1010、1011、1100、1101、1110、1111 时输出 F 为 1，否则 F 为 0。或者说当输入 ABCD 中 B 或 C 为 1 时， F 为 1,否则 F 为 0。2. 解答 输出函数和激励函数表达式电路属 Mealy 模型21Zxy1211()Jkcypx 列次态真值表，作状态表和状态图激励函数输入x现态y2y1 J2k2 C 2 J1 k1 C 1输出Z次态y2m+1y
9、1n+11 0 0 1 1 1 1 0 0 11 0 1 1 1 1 1 0 1 01 1 0 1 1 1 1 0 1 11 1 1 1 1 1 1 1 0 0 状态表现在y2y1 次真 y2n+1 y1n+1 / Z0 0 0 1 / 00 1 1 0 / 01 0 1 1 / 01 1 0 0 / 1 电路功能：异步模 4 加 1 计数器，输出 Z 表示进位输入 ABCD 输入 F0 0 0 00 0 0 10 0 1 00 0 1 100110 1 0 00 1 0 10 1 1 00 1 1 111111 0 0 01 0 0 11 0 1 01 0 1 100111 1 0 01 1
10、 0 11 1 1 01 1 1 111110 01 1 10 x/z 1/0 1/0 1/0 1/0 % % % 0 1/17 时间图五、设计题（每小题 10 分，共 20 分）1. 解答 设初态为 原始状态图如下原始状态表次态现态x=0 x=1 输出A A B 0B A C 0C D C 0D A E 0E A B 12. 解答（1）作输出函数和激励函数真值表输入x y2 y1次态y2n+1 y1n+1激励函数D2 D1输出Z0 0 0 0 1 0 1 00 0 1 1 1 1 1 00 1 1 0 1 0 1 00 1 0 0 0 0 0 01 0 0 1 0 1 0 01 0 1 1
11、0 1 0 01 1 1 0 0 0 0 01 1 0 1 1 1 1 1xy2y1Z1 2 3 4A/0A/0 B/0E/1D/1C/11101001001x:8（2）确定输出函数和激励函数2121212DxyDxyxy21Zxy（3）画逻辑电路图注：D 2、D 1 亦可化成与非 与非的形式。六、综合应用题（每小题 10 分，共 20 分）1. 解答 列其值表设输入为 A，B，C ：1：赞同 0：反对输出为 F ：1：通过 0：否决列其值表如下：00 01 11 101 11 1D2xy2y10100 01 11 101 11 1D1xy2y101y2 y2C D2y1 y1C D11& &
12、 &1& &1ZCPx9输入ABC输出F0 0 0 0 0 10 1 00 1 11 0 01 0 11 1 01 1 1 000101112. 解答 把 74193 设计成 8 进制计数器，计数规律为 QDQCQBQA：0000000100100011 0111011001010100当 QDQCQBQA 向 1000 进位时，强迫计数器产生清 0 信号，所以 CLR=QD 用 QCQBQA 作八选一数据选择的地址选择端 数据选择器的输入端 D0D7 依次接入待产生序列的各位 10010010 设置工作启动按钮，提供清 0 脉冲，CPu 外接工作脉冲， CPD 按“1” 逻辑图如下 输出函数
13、表达式F=m(3,5,6,7) 变换表达式形式 3567m画逻辑图& FABC1 0 0CLRQDQCCPU QBCPD QAL1“1”A2A1 八选一 MUXA0G D0 D1 D2 D3 D4 D5 D6 D7 “0”F启动脉冲 Ps“1”CP1 0 0 1 0 0 1 010武 汉 大 学 计 算 机 学 院数字逻辑期末考试试题（A 卷）20072008 学年第二学期（闭卷考试）班号： 学号： 姓名： 成绩： （注：答案全部写在答题纸上）一、填空题（每空 1 分，共 16 分）1、 （27.5） 10=（ ） 2=（ ） 162、已知 x=-0.1011，则x 补 =（ ）3、奇偶校验码
14、可检测（ ）位错，但不能定位和纠错4、每个双稳态触发器可记录（ ）位二进制码5、十进制数 347 对应的 8421BCD 码是（ ）6、三态门的三种输出状态是（ ） 、 （ ） 、 （ ）7、有两个相同型号的 TTL 与非门，甲的开门电平为 1.6V, 乙的开门电平为1.7V，试问在输入相同高电平时， （ ）的抗干扰能力强。8、 的反函数是（ ） ，对偶函数是（ ）FABCD9、组合逻辑电路的竞争可分为（ ）竞争和（ ）竞争两种类型。10、用 5G555 构成的单稳触发器的暂稳态持续时间 tw 的宽度与（ ）有关。11、脉冲异步时序逻辑电路的状态（ ）同时变化的。二、单项选择题（每空 2 分，
15、共 14 分）1、能够直接将输出端相连实现“线与”的逻辑门是（ ）A. 与门 B. 或门 C. OC 门 D. 与或非门2、三一八译码器 74138 能够正常工作的条件是使能端 必12312()ABSG或 为须为（ ）A.100 B.011 C.101 D.110113、对上升沿触发的钟控触发器，其状态翻转的时刻发生在（ ）A.CP 为 0 时 B. CP 由 0 到 1 时 C. CP 由 1 到 0 时 D. CP 为 1 时4、同步时序逻辑电路中，状态编码采用相邻编码法的主要目的是（ ）A.减少触发器个数 B.提高电路可靠性C.提高电路工作速度 D.减少电路中的逻辑门，使电路结构最简5、
16、电平异步时序逻辑电路，不允许两个或两个以上输入信号（ ）A.同时为 1 B. 同时为 0 C. 同时改变 D.同时出现6、对完全确定原始状态表中的 5 个状态 A、B、C、D 、E 进行化简，若有（B、 C） 、 （ B、D）等效，则最简状态表中只有（ ）个状态A. 2 B. 3 C. 4 D. 57、某同步时序逻辑电路的最简状态表中有 11 个状态，则设计该电路最少需要（ ）个触发器。A. 3 B. 4 C. 5 D. 15三、化简逻辑函数（每小题 5 分，共 10 分）1、用代数法把函数 化成最简与一或式FABCDAB2、用卡诺图法把函数 化成最简或(.)(2,57810,3)(,145)
17、md与式四、分析题（每小题 10 分，共 20 分）1、分析图 1 所示组合逻辑电路 写出输出函数表达式 列出真值表 说明电路功能图 12、分析图 2 所示脉冲异步时序逻辑电路 写出激励函数表达式 作出状态表和状态图 作出时间图并说明电路功能（设初态11AB11& F1F2F3F4&y2 y1图 212y2y1=00）五、设计题（每小题 10 分，共 20 分）1、作出“1111”序列检测器的 Moore 模型原始状态图和状态表，电路有一个串行输入端 x，一个输出端 z。当 x 输入的随机序列中出现连续 4 个或 4 个以上 1 时，输出 z 为 1，否则 z 为 0，其典型输入输出序列如下：
18、输入 x：0 1 1 0 1 1 1 1 1 0 1 0 输出 z：0 0 0 0 0 0 0 1 1 0 0 0 2、用 J-k 触发器和适当的逻辑门设计一个 Mealy 模型同步八进制可逆计数器。电路有一个输入 x，一个输出 z。x=0 在时钟脉冲作用下，作加 1 计数，x=1 作减 1 计数；输出 z 等于 1 表示进位或借位。 （J-k 触发器激励表如下）： 1nQJ K0 00 11 01 10 d1 dd 1d 0六、综合应用题（每小题 10 分，共 20 分）1、用 PLA 设计一个组合逻辑电路，该电路用于比较二个一位二进制数 A、B 的大小，产生大于（F 1） 、小于（ F2）
19、 、等于（F 3）三种比较结果2、用四位二进制同步可逆计数器 74193，七段显示译码器 7448，七段显示器设计一个“秒”时钟，循环显示“09”秒。假设秒脉冲已设计好，可直接接到计数器的 CP 端。 （写出设计过程，说明工作原理，画出逻辑图）13武 汉 大 学 计 算 机 学 院数字逻辑期末考试试题（A 卷）参考答案20072008 学年第二学期（闭卷考试）一、解答（每空 1 分，共 16 分）1. (11011.1)2、 (1B.8)16 2. x补 =1.01013. 奇数 4. 1 5. 0011 0100 0111 6. 高电平, 低电平, 高阻 7. 甲 8. (),()FABCD
20、FABCD9. 临界竞争, 非临界竞争 10. 充电时间常数 RC 11. 不是二、解答（每小题 2 分，共 14 分）1. C 2.A 3.B 4.D 5. C 6.B 7.B三、解答（每小题 5 分，共 10 分）1.()FABABCD2. 画出函数 F 的卡诺图解法 1 圈为 0 的项，直接写出或一 与式 ()FBD解法 2 先求 的最简与一或式。再 对 求F反即得 F 的最简或一与式 ()BD四、解答（每小题 10 分，共 20 分）1. 写出输出函数表达式1234FABFABd 0 0 10 1 1 0d 1 d 0 1 0 d 10001111000 01 11 10ABCD14
21、列其值表A B F1 F2 F3 F40 0 0 1 1 10 1 1 0 1 11 0 1 1 0 11 1 1 1 1 0功能：由其值表可见，每输入一组二进制码时，与这个二进制码值相对应的输出线上将出现一个低电平为 0 的有效信号。故其功能是将二进制码按它原来的值译成相应的输出信号，是一个二一四译码器，输出低电平有效。2. 写出激励函数表达式2211TcyDp 作状态转换其值表cp y2 y1 T2 c2 D1 c1 y2n+1 y1n+11 0 0 1 1 1 0 11 0 1 1 0 1 1 01 1 0 1 1 1 1 11 1 1 1 0 1 0 0状态表 电路功能：该电路是一个异
22、步模四（二位二进制数）加 1 计数器。时间图如下：次态 12ny现态y2y1cp=10 0 0 10 1 1 01 0 1 11 1 0 00 00 11 11 000001 111状态图cpy2y1cp:1516五、解答（每小题 10 分，共 20 分）1. 设初态为 A2. 形成原始状态图和原始状态表 确定激励函数和输出函数原始状态图A/0B/0D/0 C/001111E/1100 00x:原始状态表现状 状态 输出X=0 X=1A A B 0B A C 0C A D 0D A E 0E A E 1现态y2y1y0120/nyZx=0 x=10 0 0 001/0 111/10 0 1 0
23、10/0 000/00 1 0 011/0 001/00 1 1 100/0 010/01 0 0 101/0 011/01 0 1 110/0 100/01 1 0 111/0 101/01 1 1 000/1 110/01/117输入 次态 输出 激励x y2 y1 y0 12n10nyz 2Jk10Jk0 0 0 0 0 0 1 0 0d 0d 1d0 0 0 1 0 1 0 0 0d 1d d10 0 1 0 0 1 1 0 0d d0 1d0 0 1 1 1 0 0 0 1d d1 d10 1 0 0 1 0 1 0 d0 0d 1d0 1 0 1 1 1 0 0 d0 1d d10
24、 1 1 0 1 1 1 0 d0 d0 1d0 1 1 1 0 0 0 1 d1 d1 d11 0 0 0 1 1 1 1 1d 1d 1d1 0 0 1 0 0 0 0 0d 0d d11 0 1 0 0 0 1 0 0d d1 1d1 0 1 1 0 1 0 0 0d d0 d11 1 0 0 0 1 1 0 d1 1d 1d1 1 0 1 1 0 0 0 d0 0d d11 1 1 0 1 0 1 0 d0 d1 1d1 1 1 1 1 1 0 0 d0 d0 d1画卡诺图化简 2101012102100JxyJxyJzxyyKK画电路图（略）六、解答（每小题 10 分，共 20 分）
25、1. 列真值表求出 F1（大于） ，F 2 (小于)，F 3(等于)的最简与或表达式。1AB2A B F1 F2 F30 0 0 0 10 1 0 1 01 0 1 0 01 1 0 0 100 01 11 1000 d d 101 d d11 1 d d10 d dxy2y1y0J200 01 11 1000 d 1 d01 d d11 d 1 d10 d dxy2y1y0K2183FAB画 PLA 的阵列图2. 先把 74193 设计成十进制计数器，并用启动脉冲 pS 将初态 QDQCQBQA 清零，CLR=QDQB,CPu 接“秒” 脉冲 CP, CPD 接“1” 。 把计数器的输出状态
26、 QDQCQBQA 接 7448 的 A3A2A1A0，并正确处理 7448 的辅助控制信号， 1/1LTIRO 把 7448 的七段输出端 ag 接七段显示器的输入 ag。QD QC QB QAD C B A&Ps“秒”脉冲 CP“1”“1” “1”1“秒”时钟逻辑电路图“1”ABBF1F2F319武汉大学计算机学院数字逻辑期末考试试题（A 卷）20082009 学年第二学期（闭卷考试）班级： 学号： 姓名： 成绩： （注：答案全部写在答题纸上）一、填空题（每空 1 分，共 16 分）1已知X 补 =1.1100，则X 真值 =（ ） ，X 反 =（ ） 。2 （30.5） 10=（ ） 2
27、=（ ） 8=（ ） 16。3 的反函数是（ ） ，对偶函数是（ ） 。FACBD4余 3 码 010010001011 对应的十进制数是（ ） 。5有两个相同型号的 TTL 与非门，甲的关门电平为 0.9V，乙的关门电平为0.8V，试问在输入相同低电平时， （ ）的抗干扰能力强。6集电极开路逻辑门（OC 门）的输出端（ ）直接相连实现线与。7欲使 T 触发器在 CP 脉冲作用下的次态与现态相反，则 T 的取值应为（ ） 。8脉冲异步时序逻辑电路（ ）两个或两个以上输入端同时为 1。9优先编码器的多个输入端（ ）同时输入有效信号。10可编程逻辑阵列 PLA 的与阵列是（ ）编程的。11若要消除
28、函数 对应的电路可能存在的险象，则应增加的(,)FABC冗余项是（ ） 。12对完全确定状态表中的 7 个状态 A、B、C、D、E 、F 、G 进行化简，若有（A、B ） ， （B 、C） ， （E、 F）等效，则最简状态表中只有（ ）个状态。二、证明题（6 分） ()AB三、化简题（每小题 5 分，共 10 分）把下列函数化成最简与一或式：201 ；FABCABD2 。(,)(0,213,5)(,781,4)md四、分析题（每小题 10 分，共 20 分）1分析图 1 所示组合逻辑电路（1）写出输出函数表达式（3 分）（2）列出真值表（4 分）（3）说明电路功能（3 分）图 12分析图 2
29、所示电平异步时序逻辑电路（1）写出输出函数和激励函数表达式（3 分）（2）作出流程表（表中输入变量按 X2X1 顺序排列） （3 分）（3）作出总态图（4 分）图 2五、设计题（每小题 12 分，共 24 分）1作出同步时序逻辑电路“110”序列检测器的 Mealy 模型原始状态图和状态表。电路有一个串行输入端 X，一个输出端 Z。当 X 输入的序列中出现 “110”时，输出Z 为 1，否则 Z 为 0。其典型输入输出序列如下：输入 X：0 1 0 1 1 0 0 1 1 0 1输出 Z：0 0 0 0 0 1 0 0 0 1 02用 J、K 触发器和适当的逻辑门设计能实现下列最简二进制状态表
30、功能的同步时序逻辑电路。 12ny/zJK 触发器激励表现态y2 y1 X=0 X=1 1nQJ K210 0 00/0 01/0 0 0 0 d0 1 00/0 11/0 0 1 1 d1 0 dd/d dd/d 1 0 d 11 1 00/0 11/1 1 1 d 0六、综合应用题（每小题 12 分，共 24 分）1用四选一数据选择器设计一个三变量奇数检测电路，当输入的三个变量A、B、 C 中 1 的个数为奇数时，输出 F 等于 1，否则 F 等于 0。 （用 AB 作地址选择端）2用 5G555 定时器和适当的电阻电容构成的多谐振荡器如下图所示：说明电路的工作原理；（4 分）画出电容电压
31、 VC 的充放电波形和输出电压 VO 的振荡波形；（4 分）计算出矩形波的振荡周期。 （4 分）附：5G555 的电路结构图、引脚图、功能表如下：5G555 不外接控制电压时的功能表22武汉大学计算机学院数字逻辑期末考试（A 卷）参考答案20082009 学年第二学期（闭卷考试）一、填空题（每空 1 分，共 16 分）1X 真值 =0.0100，X 反 =1.1011。2 （30.5） 10=（11110.1） 2=（36.4） 8=（1E.8） 163反函数 ，对偶函数 。()FACBD()FACBD4 （158） 10 5甲 6可以（允许） 718不允许 9可以（允许） 10可 11增加冗
32、余项124二、证明题（6 分） ABCDABCD三、化简题（每小题 5 分，共 10 分）1解： FBACBDBA2解：画卡诺图23最简与一或式 FBD四、分析题（每小题 10 分，共 20 分）1解答（1）输出函数表达式：123AFBAB（2）列真值表输入 输出A B F1 F2 F30 0 0 1 00 1 1 0 01 0 0 0 11 1 0 1 0（3）功能说明：该电路对二个 1 位二进制数 A、 B 进行比较，产生小于（F 1） ，等于（F 2）和大于（ F3）三种比较结果。2解答（1）输出函数和激励函数表达式： （电路属于 Mealy 模型）21ZxyY（2）流程表二次状态 激励
33、状态/输出状态 Y/Zy x2x1=0 0 0 1 1 1 1 00 /0 0 /0 0 1/1 /0 01 /1 1 0/0 /1 1 /1 1（3）总整图24五、设计题（每小题 12 分，共 24 分）1解：设初态为 A，由题意得：2解（1）：列次态转换真值表（2）用卡诺图化简得：21JxyK1Jx2Zy（3）讨论当电路进入多余状态 10 时，电路能否自启动。可见电路能自启动。次态/输出现态y x=0 x=1A A/0 B/0B A/0 C/0C D/1 C/0D A/0 B/0输入 次态 激励x y2 y1 2n1yJ2 K2 J1 K1输出Z0 0 0 0 0 0 d 0 d 00 0
34、 1 0 0 0 d d 1 00 1 0 d d d d d d d0 1 1 0 0 d 1 d 1 01 0 0 0 1 0 d 1 d 01 0 1 1 1 1 d d 0 01 1 0 d d d d d d d1 1 1 1 1 d 0 d 0 1x y2 y1 J2 K2 J1 K1 2ny1nz0 1 0 0 1 0 1 0 0 01 1 0 0 0 1 0 1 1 025（4）画逻辑图（略）六、综合应用题（每小题 12 分，共 24 分）1解（1）：设输入变量为 A、B、C，输出为 F，列真值表如下：（2）写输出函数表达式： (1,247)m（3）选 A、B 作地址端，确定输
35、入数据D0、D 1、D 2、D 3。D0=C、 1、 D3=C2（4）画逻辑图2解：工作原理当合上电源瞬间，电容上的电压不能突变，所以 ，输出 Vo=1，放电13CV13THCRV三极管截止，电源电压经 R1、R 2 和电容 C 充电，V C 逐步上升，当 VC 上升到时，放电三极管仍然截止，V 0 仍然为 1，电路处于第一个暂稳态。2CC当 VC 继续充电到 时，此时 ， ，放电三极管开始导通，输33CTR23THC出 Vo=0，电容经过 C、R 2 和放电三极管 T 放电，V C 开始下降。当 下降CTHRV到 时，输出 V0 仍为 0，电路处于第13C二个暂稳态。当 VC 继续放电下降到
36、 时， VTH 就 ， ，放13C23C13CTRV电三极管又截止，输出 V0 又变到 1，又重复第一个暂稳态，如此循环产生振荡，输出矩形波。（2）电容电压 VC 的充放电波形和输出电压 Vo 的振荡波形如下：输入 输出A B C F0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 126（3）输出矩形波的高电平时间 tH 是电容电压 VC 的充电时间，与 有关，12()RC即 或 。12HtfRC120.7HtR输出低电平的时间 tL 为 VC 的放电时间，与 R2C 有关。即 或2()Ltf0.7Lt 矩形波的振荡周期 122WH
37、LTtfRf或 0.7C武汉大学计算机学院20092010 学年第二学期 2009 级数字逻辑期未考试试卷 A 卷学号 班级 姓名 成绩 一、填空题（每空 1 分，共 14 分）1在数字电路和计算机中，只有（ ）和（ ）两种符号来表示信息。2时序逻辑电路由（ ）和（ ）组成。3 （26.25） 10（ ） 2；（5B） 16（ ） 84 （305.1） 10（ ） 8421BCD=（ ） 余 3 码275若 X-1010，则X 补 =（ ）6TTL 与非门的关门电平为 0.8V，开门电平为 1.9V，当其输入低电平为 0.3V，高电平为 3.2V 时，其输入低电平噪声容限 VNL 为（ ） ，
38、输入高电平噪声容限 VNH 为（ ） 。7JK 触发器的特征方程是（ ） 。8 的反函数是（ ） ，对偶函数是（ ） 。BCAF二、选择题（每题 2 分，共 16 分）从下面每题的四个答案中选择唯一正确的答案填入括号中。1能把缓变输入信号转换成矩形波的电路是（ ） 。A单稳态触发器 B多谐振荡器C施密特触发器 D边沿触发器2用 PLA 进行逻辑设计时，应将逻辑函数表达式变换成（ ） 。A与非与非式 B异或表达式C最简与或式 D最简或与式3在下列器件中，属于时序逻辑电路的是（ ） 。A计数器 B译码器 C数据选择器 D全加器4设计一个能存放 8 位二进制代码的寄存器，需要（ ）个触发器。A2 B
39、3 C4 D85维持阻塞 D 触发器是时钟脉冲 CP 的（ ）触发的。A下降沿 B上升沿 C高电平 D低电平6对完全给定原始状态表中的 6 个状态 A、B、C、D、E、F 化简，若有（AB ） 、 （BC） 、 （EF）等效，则最简状态表中应有（ ）个状态。A4 B6 C3 D57组合逻辑电路的竞争险象是由（ ）引起的。A电路有多个输出 B电路中使用多种门电路C电路中存在延迟 D电路不是最简8在（ ）电路中，不允许两个或两个以上输入信号同时发生变化。A组合逻辑 B电平异步时序逻辑C脉冲异步时序逻辑 D以上都不是三、证明题（7 分）28BA四、化简题（7 分）把函数 化成最简与一或式。)15,7
40、63()14,20,()( dmABCDF五、分析题（每小题 10 分，共 20 分）1分析图 1 所示由四选一多路选择器构成的组合逻辑电路。写出 F 的表达式 说明电路逻辑功能图 1 图 22分析图 2 所示异步时序逻辑电路 写出激励函数表达式 作出状态表和状态图 画出 CP、Q 3、Q 2、Q 1 的波形图 说明电路功能六、设计题（每小题 10 分，共 20 分）1作出三位二进制码奇检测器的 Mealy 模型原始状态图和状态表。当电路从串行输入端 X 接收的每 3 位一组的二进制代码中有奇数个 1 时，输出 Z 为 1，否则 Z 为 0。2用 D 触发器作存储元件，设计能实现下列最简二进制
41、状态表的同步时序逻辑电路。D 触发器激励表如下：七、综合应用题（16 分）用四位二进制同步可逆计数器 74193 和八选一数据选择器 74152 设计一个“01101011”序列发生器，循环产生该序列。序列中的最高位“0”是序列的第一位。Q Q n+1 D0 0 00 1 11 0 01 1 129（提示：首先把 74193 设计成八进制计数器，用其计数状态作八选一数据选择器的地址端，用要产生的序列位作数据选择器的数据输入端）附：各集成电路逻辑符号武汉大学计算机学院20092010 学年第二学期 2009 级数字逻辑期末考试试题 A 卷参考答案一、填空题（每空 1 分，共 14 分）10、1
42、2组合电路，存储电路 3 （11010.01） 2；（223） 84 （00110000 0101.0001） 8421BCD （0110 0011 1000） 余 3 码5X 补 =10110 60.5 V，1.3 V 7 QKJn18 )()(CBAF )()(CBAFA1A2A0GD0 D1 D2 D3 D4 D5 D6 D7F八选一 MUX7415230二、选择题（每题 2 分，共 16 分）1C 2D 3A 4D 5B 6C 7C 8B三、证明题（7 分）可用真值表或代数法证四、化简题（7 分） DACBF五、分析题（每小题 10 分，共 20 分）1 BAADDF 01032该电路实现异或逻辑功能2 K1=1 CP1=CP231QJCP1=CP2132CP3=Q23J功能：异步七进制加法计数器，能自启动。六、设计题（每小题 10 分，共 20 分）1参考 P158 图 5.492 12yxD121xyD
