1、正弦波信号发生器摘要：本设计在分析直接数字频率合成器 DDS 工作原理的基础上,以 80C51 单片机和FPGA 芯片为主要硬件进行设计。该系统主要包括：波形生成、频率控制、数模转换、键盘控制、液晶显示、滤波模块。其中波形生成采用了 Aaltera 公司 Cyclong 系列的EP1C6Q240C8 芯片，频率控制通过改变频率控制字实现，D/A 转换采用 DAC0832 芯片,滤波采用二阶低通滤波器,液晶显示通过 80C51 扫描显示所需结果。测试得到了频率范围10Hz10kHz，步进 10Hz 的无失真正弦波输出信号。 关键字：DDS 80c51 单片机 FPGA 芯片 EP1C6Q240C
2、8 键盘控制 液晶显示目录一、设计要求 .11.任务 .12.基本要求： .1二、引言 .12.1 整体方案比较 .1方案一 .2方案二 .2方案三 .22.2 整体设计方案及实现方框图 .2三、 电路设计与计算 .33.1 软件设计 .3（1）分频器设计 .3（2）相位累加器设计 .4（3）ROM 查询表设计 .4（4）键盘和液晶显示 .53.2 硬件设计 .5（1）D/A 转换 .5（2）低通滤波器 .5四、测试结果及误差分析 .6五、参考文献 .61一、设计要求1.任务：设计制作一个正弦信号发生器2.基本要求：（1）正弦波输出频率范围：10Hz10kHz； （2）具有频率设置功能，频率步
3、进：10Hz； （3）输出信号频率稳定度：优于 ； -410（4）输出电压幅度：在负载电阻上的电压峰-峰值 Vopp1V； （5）失真度：用示波器观察时无明显失真二、引言在信号发生器的设计中，传统的分立元件或通用数字电路设计电子线路的方法设计周期长，花费大，可移植性差。DDS 合成技术具有频率转换时间短、频率分辨率高、输出相位可连续、可编程、体积小、重量轻、性价比高等特点。本实验采用 DDS 合成技术产生正弦波信号，准确地实现了题目要求。2.1 整体方案比较方案一：采用模拟分立元件或单片函数发生器方案采用模拟分立元件或单片函数发生器（如 8038） ，可产生正弦波，通过调整外部元件参数可改变输
4、出频率，但由于模拟电路元件本身的离散性、热稳定性差和精度低等缺点,其频率稳定度较差、精度低、抗干扰能力弱、灵活性也不强。方案二：采用锁相环频率合成技术2锁相式频率合成在一定程度上解决了既要频率稳定精确、又要频率在较大范围可调的矛盾。但输出频率受可变频率范围的影响。利用锁相环，将压控振荡器（VCO）的输出频率锁定在所需频率上。它具有很好的窄带跟踪特性，可以很好地选择所需频率信号，抑制杂散分量，并避免了大量的滤波器，有利于集成化和小型化。但由于锁相环本身是一个惰性环节，锁定时间长，故频率转换时间长，方案三：采用直接数字式频率合成方案DDS 技术具有输出频率相对带宽较宽，频率转换时间短，频率分频率高
5、，全数字化结构便于集成，以及输出波形频率易于调节的优点，应用比较广泛。加之适当地应用 FPGA 开发板，可简化焊接过程，同时减小模拟电路中的误差，提高精确度。综上所述，选择方案三实现题目要求。2.2 整体设计方案及实现方框图框图说明：本系统采用 FPGA 实现波形的生成，通过键盘控制输出不同频率波形，LCD 显示通过单片机扫描显示，系统框图如图一：EP1C6Q240C8相位累加器N 位ROM D/A转换器低通滤波器KEYBORDLCD80C51输出波形3图一：系统框图三、电路设计与计算3.1 软件设计整体电路见附图一（1）分频器设计本设计最大输出频率为 10K,由取样定理，所产生的信号频率不能
6、超过时钟频率的一半，在实际运用中，为了保证信号的输出质量，避免混叠或谐波落入有用输出频带内，输出频率不要高于时钟频率( )的 33%,即 33%=10k, clkfclkf=30303HZ 系统提供 40MHZ 频率，分频为 120. 根据以上要求要对clkf 403MA40MHZ 进行 120 倍分频。分频器如图二所示：图二：分频器（2）相位累加器设计累加宽度宽度设计：若相位累加器的宽度为 N 位， 当于 2 rad,则信号输出N4的频率 = ， ，设计要求 =10HZ, = , N 15,ofNmax2kfcNin2fcminfclkfmin2即相位累加器宽度为 15。频率控制字(k)宽度
7、设计：频率步进为 =10HZ, =10000HZ,K=1000,当频N2fcmaxf率控制字的位数为 10 满足设计要求。相位累加器如图三所示:图三：相位累加器（3）ROM 查询表设计为充分利用 ROM 存储量，ROM 取地址宽度为 13 位。ROM 中包含一个正弦波查询表，该表中数据通过 MATLAB 提取后在 Quartus 中生成查询表，最后放入 ROM 中。ROM查询表如图四所示：5图四：ROM 查询表（4）键盘和液晶显示键盘通过 VERILOG 扫描后需要设置使得键盘可输入 11000 的数值，本设计中采用中断和移位寄存实现该功能。键盘输出值即输出给相位累加器，又送给液晶显示。液晶通
8、过 80C51 扫描显示，即显示预先固化的字，又显示键盘的输入值。3.2 硬件设计（1）D/A 转换波形生成模块输出宽度为 8，DA 转换采用 DAC0832 芯片，D0D7 与输出波形接口，通过 OP07 芯片放大后与低通滤波器相连。（2）低通滤波器D/A 转换后存在高频分量，需要滤除。本系统采用截止频率为 10K 的低通滤波器。D/A 转换和低通滤波器电路如图五所示：6图五：D/A 转换和低通滤波器电路四、测试结果及误差分析（如表一所示）输入频率控制字理论频率（HZ）输出频率（HZ） 误差1 10 10.01 0.1%5 50 50.03 0.06%10 100 100.20 0.2%50 500 500.45 0.09%100 1000 1002 0.2%500 5000 5005 0.1%1000 10000 10000 0.0 %表一：测试结果及分析7五、参考文献1刘爱荣 王振成 EDA 技术与 CPLD/FPGA 开发应用简明教程 清华大学出版社2夏宇闻 Verilog 数字系统设计教程 第二版 北京航空航天大学出版社3 谢自美 电子线路 设计 实验 测试 第三版 华中科技大学出版社
