1、武汉科技大学硕士学位论文基于FPGA的数字图像处理姓名：张杰申请学位级别：硕士专业：控制理论与控制工程指导教师：王景存20090531武汉科技大学硕士学位论文 第1页摘要数字图像处理技术是信息科学中近几十年来发展最为迅速的学科之一。目前，数字图像处理技术被广泛应用于航空航天、通信、医学及工业生产等领域中。数字图像处理的特点是处理的数据量大，处理非常耗时，本文研究了在FPGA上用硬件描述语言实现图像处理算法，通过功能模块的硬件化，解决了视频图像处理的速度问题。随着微电子技术的高速发展，FPGA为数字图像信号处理在算法、系统结构上带来了新的方法和思路。本文设计的基于FPGA的图像处理系统，是一个具
2、有视频图像采集、图像处理、图像显示功能的图像处理系统。该系统采用Altera公司FPGA芯片作为中央处理器，由视频解码模块、图像处理模块、视频编码模块组成。模拟视频信号由CCD传感器送入，经视频解码芯片SAA71 13转换成数字视频信号后，图像处理模块完成中值滤波和边缘检测这两种图像处理算法，视频编码芯片SAA7121将数字视频信号转换成模拟视频信号输出。整个设计及各个模块都在Altera公司的开发环境QuartusII以及第三方仿真软件Modelsim上进行了仿真及逻辑综合。仿真结果表明，使用FPGA硬件处理图像数据不仅能够获得良好的处理效果，处理速度也远远高于软件法处理的方法。关键词：FP
3、GA；图像处理；中值滤波；边缘检测第1I页 武汉科技大学硕士学位论文AbstractImage Processing is one of the subjects expanding rapidly in the field of information scienceduring the past several decadesAt present，it has applied extensively in many subjects such asaviation，medicine，communications，and industry etcDigital image processin
4、g consume a largeamount of memory and time commonlyBasing on the advantage of FPGA，the paper designharware module by HDL(Hardware Language)，ie，some function is achieved by LEs(LogicElement)of the FPGAThis design can solve the speed problem of image processingAlong、imthe FPGA technology development，w
5、e propose a new method and mentality for the digitalimage signal processing in the algorithm，the system structureIn this paper,a image processing system，which has the function of video capture，imageprocessing and image displaying has been designed and set upThe system used AlteraCorporationS FPGA as
6、 the central processorIt was composed of video decode module，imageprocessing module，and video coding moduleThe analog video signal Was captured by CCDsensor and converted to the digital video signal by video AD processor SAA7 1 1 3Imageprocessing module remove the noise form the images and detect th
7、e edge in the image；the videoDA processor SAA7 1 2 1 convert the digital signals to analog data stream which Call bedisplayedThe full design of each module are synthesized and simulated on QuartuslI and ModelsimThe result of simulation indicates that the design of image processing algorithm based of
8、 FPGACan not only achieve a good processed result，but also it Can give a better performance of speedthan using software and suit for image processingKey Words：FPGA；Image Processing；median filter；marginal detection武汉科技大学研究生学位论文创新性声明本人郑重声明：所呈交的学位论文是本人在导师指导下，独立进行研究所取得的成果。除了文中已经注明引用的内容或属合作研究共同完成的工作外，本论文
9、不包含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。申请学位论文与资料若有不实之处，本人承担一切相关责任。论文作者签名： 狄杰 日期：塑盟鱼：2研究生学位论文版权使用授权声明本论文的研究成果归武汉科技大学所有，其研究内容不得以其它单位的名义发表。本人完全了解武汉科技大学有关保留、使用学位论文的规定，同意学校保留并向有关部门(按照武汉科技大学关于研究生学位论文收录工作的规定执行)送交论文的复印件和电子版本，允许论文被查阅和借阅，同意学校将本论文的全部或部分内容编入学校认可的国家相关数据库进行检索和对外服务。论文作者签名：指导教师签名
10、：日 期：武汉科技大学硕士学位论文 第1页第一章绪论11课题背景随着数字多媒体技术的不断发展，数字图像处理技术被广泛应用于各种军用、民用、商用及工业生产领域中。图像处理技术的日益普及是和图像处理系统的不断完善分不开的。图像处理系统一般包括两个部分：图像采集部分和图像处理部分。图像采集部分由专用的视频处理器、图像缓存和控制接口电路组成。它的主要作用是将实时视觉传感器获取的模拟视频信号转化为数字图像信号，并将这些数字图像信号传送给计算机或者专用的图像处理器件进行处理。图像处理部分可以是计算机，也可以是专用图像处理器件，或者是两者的结合。专用的图像处理器件主要有专用集成芯片B(ASIC,Applic
11、ation SpecificIntegrated Circuit)、数字信号处理器(DSP,Digital Signal Process)和现场可编程门阵列(FPGA，Field Programmable GateArray)以及相关电路组成。它们可以实时高速完成各种图像处理算法。近年来，微电子技术和超大规模的集成电路制造技术的发展，特别现场可编程门阵列FPGA的发展，为提高图像处理系统各种性能提供了新的思路和方法【2】。由于底层图像处理的数据量很大，要求处理速度快，但运算结果相对比较简单，以FPGA作为主要处理芯片的图像处理系统非常适合于对图像进行处理。一般地，图像处理大致可以分为低级处理和
12、高级处理：低级处理的数据量大，算法简单，存在着较大的并行性；高级处理的算法复杂，数据量小。在图像处理的实现手段上，图像低级处理阶段，利用软件来实现是一个很耗时的过程，但是利用硬件实现，就可以对大量数据进行并行处理，能够极大的提高处理速度；而图像高级处理阶段，利用软件来实现则具有较高的性价比【3】。因此，图像处理系统中可以利用高速硬件模块(如FPOA)承担图像低级处理任务。这样对大量图像数据进行了低级处理，使系统在减少数据传输量的同时还极大的提高了实时性能。12国内外的技术发展及现状图像处理系统的发展大致分为三个阶段：第一阶段大体上是20世纪60年代末到80年代中期，当时的代表产品是美国和英国的
13、一些公司推出的各种图像计算机以及图像分析系统。由于这些系统采用机箱式结构，所以系统的体积比较大，虽然功能比较强，但价格比较昂贵。在中国，图像处理系统的研制起步比较晚，主要有清华大学研制的图像采集系统和图像计算机。第二阶段是从80年代中期到90年代初期，该阶段的特点是小型化，外部结构不再是机箱式而是插卡式。通过把图像卡插到计算机内，即可和计算机构成图像采集系统。在国内，80年代末到90年代初，中科院自动化研究所和清华大学都成功研制了一系列的图像采集卡。由于图像卡体积小、价格低、使用方便，所以很受用户欢迎。这阶段的图像卡大都开始采用大规模集成电路甚或是专用集成电路。第三阶段是从90年代初开始，这阶
14、段的产品出现两大类，一种仍是采用插卡式，随第2页 武汉科技大学硕士学位论文着PCI总线技术的成熟，采用PCI总线的产品逐步取代采用ISA总线接口的产品。在国内，很多公司等都推出各自的PCI图像卡产品。该类产品的特点是：采用PCI总线，在Windows平台上编制图像处理软件。另一种图像卡是采用大规模集成电路或专用芯片取代计算机的脱机图像处理系统。随着专用集成芯片(ASIC)、数字信号处理器(DSP)和现场可编程门阵列(FPGA)芯片集成度、运算速度的大幅度提高，价格大幅度降低，这些芯片成为脱机图像系统的主流处理器。美国TI公司在DSP市场上的主导地位使得TI公司的图像处理平台在世界上处于领先地位
15、。国内的DSP技术起步较晚，但发展很快。90年代末就有比较成熟的产品出现【4】。由于PCI总线的诸多优点，在没有特殊限制的场合，采用计算机+PCI接1：3图像采集卡仍将是图像处理系统的主流配置。13图像处理平台的选择对于图像算法的处理可以用软件或者硬件来实现。通常来说，出于简便和成本考虑，一般利用软件来实现大部分操作，除非需要更高的速度以满足性能指标。软件可以优化，但有时是不够的。一般来说，图像处理速度的提高，主要有两种手段，一是改变图像处理算法，使算法更简单。但最为耗时的图像低级处理算法己相当成熟，其运算的复杂性也相对固定，所以改变算法同时又能够保证精度是非常困难的。二是改变实现算法的手段。
16、目前，实现图像处理算法的手段针对不同的应用需求主要有以下几种5】：(1)通用计算机通用计算机是基于冯诺依曼结构的，通过高级语言(C，C+等)编写程序代码，整个执行过程是单指令单数据的串行处理过程，在很多情况下该系统结构上的局限性使它对低级图像的处理不能够满足高速处理的要求，它适合各种图像处理算法的验证，适用于一些实时性要求不高的场合。(2)并行处理机在许多场合下，单个CPU不能够实现实时数据处理的时候，采用多个CPU同时工作的并行处理为解决此问题提供了可能。各国学者在这方面作了大量的工作，并己经研究出多种并行结构和编程语言，它克服了单个处理器串行工作的局限性，提高了系统的性能。虽然对并行处理进
17、行了大量的研究，但这个领域仍不成熟。处理单元负载不均衡，并行算法编程困难，理论上并行处理所应达到的性能和实际性能相比有较大差距。(3)专用集成电路专用集成电路是针对于某一固定算法或应用而专门设计的硬件芯片。许多图像处理算法采用通用处理器和DSP来实现难以满足速度需要，而必须采用ASIC来实现，在各种算法实现方案中使用ASIC来实现是最快的。但是，ASIC在实际应用中也有其缺点：ASIC从设计到应用需要较长的时间周期；ASIC因为属于专用硬件芯片，所以需求数量较少，成本也就非常高；由于ASIC是为专用目的设计的，当设计成型并且流片成功就不能改动，所以在设计中当算法因故需要改变时就要设计者重新设计
18、芯片和硬件电路；当ASIC里存在硬件设计的错误时，并且在投入生产前未能发现的话，唯一解决的办法是把产品回收，武汉科技大学硕士学位论文 第3页而这样做的后果往往是芯片商付出沉重的经济代价。ASIC较低的灵活度往往使其局限于非常有限的应用中并容易产生性能瓶颈，因此由ASIC构建的图像处理系统，缺乏灵活性(4)数字信号处理器数字信号处理器(DSP)，是专门为快速实现各种数字信号处理算法而设计的、具有特殊结构的微处理器，通常使用C语言进行编程，其处理速度可达到2000MIPS，比最快的CPU还快10-50倍。数字信号处理器的内部采用专用硬件实现一些数字信号处理常用的运算，所以它进行这些运算速度非常快，
19、如乘加(MAC)运算只需要一个时钟周期。但是从根本上来说，DSP只是对某些固定的运算提供硬件优化，其体系仍是串行指令执行系统，并且这些固定优化运算并不能够满足众多算法的需要，这使得它的使用受到限制。(5)现场可编程门阵列(FPGA)FPGA器件是当今运用极为广泛的可编程逻辑器件，也被称为可编程ASIC。FPGA器件在结构上具有逻辑功能块排列，可编程的内部连线连接这些功能模块来实现一定的逻辑功能。FPGA器件的功能由逻辑结构的配置数据决定。工作时，这些配置数据存放在片内的SILAM中。使用SRAM的FPGA器件，在工作前需要从芯片外部加载配置数据，配置数据可以存储在片外的EPROM或其他存储体上
20、，设计者可以控制加载过程，在现场修改器件的逻辑功能，即所谓现场编程。利用它用户不仅可以方便地设计出所需的硬件逻辑，而且可以进行静态重复编程和动态在系统重配置，使系统的硬件功能可以像软件一样编程来修改，从而可以实时地进行灵活而方便的更新和开发，大大提高了系统设计的灵活性和通用性。与此同时，FPGA自身也在迅速发展，其集成度、工作速度不断提高，包含的资源越来越丰富，可实现的功能也越来越强。FPGA能在设计上实现硬件并行和流水线【610ipeline)技术，而这些都不能在DSP上实现。因此，对于实时图像处理而言，与本质上仍然是依靠串行执行指令来完成相应图像处理算法的DSP系统相比，FPGA有很强的灵
21、活性，可以根据需要进行重构配置，有较强的通用性，适于模块化设计；同时其开发周期短，系统易于维护和扩展，适合实时的信号处理，能够大大提高图像数据的处理速度，满足系统的实时性要求，因此采用FPGA器件是个不错的选择。随着近些年来多媒体技术的发展，人们对视频信息的需求愈来愈强烈，图像采集与处理显得越来越重要。依托计算机技术、通信技术和网络条件的发展以及数字信号处理的快速发展，图像处理系统出现以下发展趋势：(1)随着硬件的发展，图像处理系统的性能会越来越高，价格会逐步降低；(2)图像处理系统的功能都会集成在一个便于携带使用方便的电子设备上，不需要PC和各种辅助设备；(3)由于网络的普及，图像处理系统将
22、和网络结合，实现远程的图像采集和传输；(4)图像处理系统内部将集成开发软件，使得用户更加容易根据自己的需要开发相应的图像处理算法，系统的效率更高。第4页 武汉科技大学硕士学位论文14本文的研究内容和结构本文共分五章。第一章为绪论，介绍了本课题的研究背景，图像处理系统的研究现状、发展趋势和本文所作的工作。第二章介绍了FPGA器件的结构，工作特点及FPGA开发平台的开发工具、开发流程以及Verilog硬件描述语言。第三章是基于FPGA的图像处理系统整体设计，其中包括视频信号介绍，数字图像处理系统整体结构，各个模块的硬件设计。第四章介绍了图像处理的中值滤波和边缘检测算法原理及实现方法。第五章介绍了在
23、FPGA硬件平台上实现数字视频图像处理中的中值滤波和边缘检测的具体实现，并对各主要模块进行仿真、综合。第六章为本文工作的总结和展望。武汉科技大学硕士学位论文 第5页第二章FPGA设计概述随着电子技术的不断发展，数字集成电路广泛应用于社会各个领域，它由早期的电子管、晶体管、小中规模集成电路，发展到超大规模集成电路(VLSIC)以及许多具有特定功能的专用集成电路(ASIc)。虽然ASIC成本很低，但设计周期长，投入费用高，风险较大，人们将更加关注于设计灵活，功能强大的现场可编程门阵列FPGA。FPGA是在PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物，它是作为
24、专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点【71。FPGA具有很强的灵活性，可以通过软件，根据需要无限次的更改其内部硬件逻辑，改变芯片功能，因此可以将原来由软件顺序执行和实现的图像处理以及检测算法，改变为由FPGA实现的基于门电路的硬件算法。目前，FPGA芯片在集成度、容量和速度方面都达到了较高的水平，己经能够完成复杂的逻辑运算【8】。21 FPGA的发展可编程逻辑器件自70年代初期主要用于解决各种类型的存储问题，后来逐渐转向为各种逻辑应用，经历了以下三个主要发展阶段19】：(1)早期的可编程逻辑器件，如可编程只读存
25、储器(ROM)、紫外线可擦除只读存储器(EPROM)和电可擦除只读存储器(EEPROM)，主要用于解决各种类型的存储问题，由于结构的限制，它们只能完成简单的数字逻辑功能；(2)结构上稍为复杂的可编程芯片，即可编程逻辑器件(PLD，Programmable LogciDevice)，产品主要为PAL(可编程阵列逻辑，ProgrammableArray Logic)，GAL(通用阵列逻辑，GenericArray L0西c)和PLA(可编程逻辑阵列，Programmable LogicArray)，它们的设计具有很强的灵活性，但也只能实现较小规模的电路；(3)20世纪80年代中期出现了类似于PAL
26、结构的复杂CPLD(Complex ProgrammableLogic Device)和与标准门阵列类似的FPGA(Field Programmable Gate Array)，它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围广等特点。这两种器件兼容了PLD和通用门阵列的优点，可以实现较大规模的电路，编程也很灵活，与全定制和半定制ASIC相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点，因此被广泛应用。目前，FPGA芯片己经具备了许多功能lloJ：(1)支持DA和AD，包含达到50HMz以上的差分接口；(2)采用片内锁相环，
27、在支持高速时钟的同时减少信号的畸变和实现时钟的复用；(3)在提供更丰富的布线资源的同时，对逻辑和IO功能块做了进一步的简化；(4)为满足用户对不同规模的RAM的要求，在芯片内提供分布RAM和块RAM；(5)简化的逻辑功能块包含独立的快速进位逻辑，提供专门的乘法电路可满足DSP等第6页 武汉科技大学硕士学位论文应用的要求：(6)逻辑功能块的局部布线和相互间的通用布线，可以精确的预测网线的延时；(7)IO功能块有快速的IO驱动、寄存的输入输出、三态使能控制、可编程控制的上拉和输入延时等控制特性。此外，随着芯片线宽的减小，芯片工作电压相应降低，IO块具有兼容几种电压标准的能力，例如，15V的芯片，内
28、芯和IO使用不同的电压，在保证降低内部功耗的同时能与33V和5V的器件连接。22 FPGA基本原理与特点221 FPGA的结构及原理FPGA的结构大致分为两种，一种是基于乘积项的PLD结构，这种PLD基本都是由EEPROM和Flash工艺制造的，一上电就可以工作，无需其他芯片配合。另一种是基于查找表(LokUpTable)的结构，本文中所用至IJFPGA属于后者。查找表(LookUpTable)简称为LUT，LUT本质上就是一个RAM，目fiiJFPGA中多使用4输入的UJT，所以每一个LUT可以看成一个有4位地址线的16xl的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后，CPL
29、DFPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。222 FPGA的基本特点FPGA既继承了ASIC的大规模、高集成度、高可靠性的优点，又克服了普通ASIC设计周期长、投资大、灵活性差的缺点，己经逐步成为复杂数字硬件电路设计的首选。除了ASIC的优点外，FPGA还具有以下优点【ll】：(1)FPGA可以反复地编程、擦除和使用。在外围电路不动的情况下，设计不同片内逻辑就能实现不同的电路功能。所以，用FPGA试制功能样片，能以最快的速度占领市场。甚至在某些领域，因为相关标准协议
30、发展太快，设计ASIC可能跟不上技术的更新，只能用FPGA完成系统的研制和开发；(2)开发过程投资小。FPGA芯片在出厂之前都做过百分之百的测试，而且FPGA设计灵活，发现错误时可直接更改设计，减少了投片风险，节省了很多潜在的花费。所以不但许多复杂系统使用FPGA完成，甚至设计ASIC也要把实现FPGA功能样机作为必需的步骤；(3)规模越来越大。随着VLSIT艺的不断提高，单一芯片内部可以容纳上百万个晶体管，FPGA芯片的规模也越来越大。芯片的规模越大所能实现的功能就越强，同时也更适于实现片上系统；(4)保密性能好。在某些场合下，根据要求选用防止反向技术的FPGA，能很好地保护系统的安全性和设
31、计者的知识产权；(5)FPGA开发工具智能化，功能强大。现在FPGA开发工具种类繁多、智能化高、功能强大。电路设计人员在很短的时间内就可完成电路的输入、综合、实现直到最后的配置芯武汉科技大学硕士学位论文 第7页片。FPGA软件易学易用，可以使设计人员更能集中精力进行电路设计，快速将产品推向市场；(6)新型FPGA内嵌CPU或DSP核，支持软硬件协同设计，可以作为片上可编程系统(soPc)的硬件平台。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。23 PPGA的设计方法与流程完整的FPGA设计流程分为电路设计与输入、功能仿真、综合、综合后仿真、实现、布局布线后仿真、配置下
32、载与调试等主要步骤【12】，设计流程如图21所示：图21 FPGA设计流程(1)电路设计输入设计输入包括使用硬件描述语言(HDL)、原理图输入两种方式。HDL输入方式是现今设计大规模数字集成电路的良好形式，主要的硬件描述语言有VHDL与Verilong HDL两种形式，HDL描述在状态机、控制逻辑、总线功能方面较强，使其描述的电路能在特定的综合工具(女ISynopsys公司的FPGA Compiler)作用下以具体硬件单元较好的实现。它们都有利于自顶向下的设计，借助于模块化编程，程序的可移植性和复用性好，更不会由于具体的芯片工艺的变化而变化。而原理图输入方法是一种类似于传统电子设计方法的原理图
33、编辑的输入方式，即在EDA软件的图形编辑界面上绘制能完成特定功能的电路原理图。原理图输入在顶层设计、数据通路逻辑、手工最优化电路等方面具有图形化强、便于理解、单元节省等特点。(2)功能仿真功能仿真也叫前仿真，对设计的电路的逻辑功能进行测试模拟。仿真过程不涉及任何具体器件的硬件特性，对于初步的功能验证很方便。目前主要有两种输入方式，一种是波形文件输入，另一种是测试台(TestBench)方式。波形方式是由波形编辑器编辑生成所需要第8页 武汉科技大学硕士学位论文的测试波形，然后从输出波形中人工检查是否符合期望要求。而测试台的方法则是用硬件描述语言以文本的方式编写测试程序，从某个文件读取测试数据输入
34、待仿真的模块，所得的结果和期望数据进行比较来确定功能是否满足要求。(3)综合综合就是针对给定的电路实现功能和实现此电路的约束条件，如速度、功耗、成本及电路类型等，将HD语言、原理图等设计输入译成由与，或、非门、RAM，触发器等基本逻辑单元组成的逻辑连接，再通过计算对速度和面积进行逻辑优化，输出edf和edn等标准格式的网表文件，获得一个能满要求的电路设计方案。综合优化后产生的FPGA网表文件，以供厂家的布局和布线器实现。(4)布局布线综合优化产生的逻辑网表与芯片实际的配置情况还有较大差距。利用FPGA厂商的工具软件，根据所选芯片的型号，将综合输出的逻辑网表适配到具体FPGA目标中，这个过程称之
35、为实现过程。在实现过程中最主要的过程是布局布线。布局是将逻辑网表中的硬件原语或者底层单元合理的适配至iJFPGA内部固有硬件结构上；布线是指根据布局的拓扑结构，利用FPGA的各种连线资源，合理正确的连接各个元件的过程。(5)时序仿真与验证将布局布线的时延信息反标注到设计网表中，所进行的仿真就叫时序仿真或布局后仿真，简称后仿真。布局布线之后生成的仿真时延文件包含的时延信息最全，不仅包含门延时，还包含实际布线延时，所以布线后仿真最准确。布局布线后仿真能设计时序与FPGA实际运行情况进行比较，确保设计的可靠性和稳定性。(6)下载配置 下载配置是指在时序仿真正确的前提下，将形成的配置文件下载到具体的F
36、PGA中。可以直接由计算机经专用下载电缆配置或者由外围配置芯片进行上电自动配置。整个FPGA设计一般就是按照上述的流程进行开发，任何仿真或验证步骤出现问题，就需要根据错误定位返回到相应的步骤进行更改或者重新设计。在本课题设计中，选择QuartuslI 60软件作为设计工具，采用modelsim62对设计的各模块进行仿真。24 Verilog硬件描述语言Verilog HDL是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。它可以使数字逻辑电路设计者利用这种语言来描述自己的设计思想，然后利用电子设计自动化(在下面简称为EDA)-F具进行仿真，再自动综合到门级电路，再用ASIC或FPGA实
37、现其功能。它具有简单、直接和高效的特点，允许设计者用它来进行各种级别的逻辑设计，可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是目前应用最广泛的一种硬件描述语言【13】。Verilog HDL采用一种自顶向下(TopDown)的方法进行硬件设计。自顶向下的设计利用层次化、结构化的方法，将硬件系统从系统级开始划分为若干基本模块，然后再把每个基武汉科技大学硕士学位论文 第9页本模块划分为下一层次的模块。一直划分到可以直接用EDA元件库中的元件来实现模块的功能或者每个模块的功能相对独立、相对简单为止其中每个模块都要通过仿真加以验证后交由下一层次设计。最后通过模块调用完成对整个系统的描述。
38、Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的V撕log HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种：l系统级(system)：用高级语言结构实现设计模块的外部性能的模型。2算法级(algorithm)-用高级语言结构实现设计算法的模型。3 RTL级(Register Transfer Level)：描述数据在寄存器之间流动和如何处理这些数据的模型。4门级(gate-level)：描述逻辑门以及逻辑门之间的连接的模型。5开关级
39、(switch-level)：描述器件中三极管和储存节点以及它们之间连接的模型。一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。25本章小结本章主要对FPGA的发展，基本原理与结构、特点等作了简单的介绍，还详细介绍了PPGA的设计方法与流程，设计开发的Verilog HDL硬件描
40、述语言。第10页 武汉科技大学硕士学位论文第三章图像处理系统设计由于图像处理系统是对数字视频图像信号进行处理，在进行视频图像处理之前，需要了解什么是视频信号，视频信号的格式等知识，因此下面先介绍数字视频信号的格式，ITUR BT656标准等相关知识，然后介绍图像处理的整体结构。31 ITIJ-R BT656标准311视频信号概述摄像头输出的视频信号满足电视信号的制式，电视信号是指经摄像机的电子扫描和光电转换形成的电信号【14】。目前，世界上实际应用的电视信号制式主要有NTSC制、SECAM制和PAL制三种，我国主要采用PAL制式【l 51。PAL制式电视信号由“图像信号“、“复合消隐信号”和“
41、复合同步信号”三种信号构成【16】。复合消隐信号的作用是消除显像管在行、场扫描逆程期间产生的回扫线，使其不干扰图像信号。复合同步信号分为行同步信号和场同步信号，为确保收发两端扫描的同步。这三种信号并不是分成独立的通道传输，而是复合在一起，形成一个完整的电视信号。在PAL制中，图像扫描是隔行的，即一帧图像分两次扫描，扫描到的两幅图像分别称作奇数场和偶数场。摄像头通过光电转换实现图像到视频信号的转换，也就是扫描的过程。摄像头每扫描一行图像，加入一个行脉冲，每扫描完一场图像加入一个场同步信号。同时为了保证扫描逆程光栅不显示，应加入和同步信号同周期的消隐信号。PAL电视制式规定：一帧扫描总行数为625
42、行，其中，帧正程575行，帧逆程50行；每行数据包含720个像素。采用隔行扫描方式，每场扫描3125行，场正程2875行，场逆程25行；场频为50Hz，行频为1562Hz，行周期为64us，行正程时间为52us，行逆程时间为12us。从CCD摄像头的光电转换器件得到的视频信号都是模拟信号，将模拟电视信号变成数字电视信号要经过模数(AD)转换过程。模数转换包含三个过程，即取样、量化及编码。其中，取样的目的是将时间上连续的模拟信号变成时间上离散的信号，量化是将幅度上连续的取样值变成幅度上离散的取样值，而编码的作用是将离散化的取样值编成二进制数码。312 ITIJR BT656标准模拟电视有PAL，
43、NTSC等制式，必然会形成不同制式的数字视频信号，不便于国际数字视频信号的互通。为了获得高质量的数字化电视信号和便于国际间的节目交换，国际无线电咨询委员会(CCIR)通过了第一个关于彩色电视信号数字编码的建议，即CCIR601号建议，1993年变更为ITuR BT601分量数字系统建议。表31示出了这个标准的参到171：武汉科技大学硕士学位论文 第11页表31 ITURBT601标准参数名称 P虬(62550) NTSC(52550)信号编码 Y，U，V Y，I，Q全行亮度信号采样点 864 858全行色差信号采样点数 432 429取样结构 正交结构，即行、场和帧重复Cr、Cb的样点同位，并
44、和每行第奇数个Y同位抽样频率 亮度信号 135M色差信号 675M编码方式 均采用每样点8bit均匀量化脉码调帛tJ(PCM)全数字行 亮度信号 720有效点数 色差信号 360图像分辨率 亮度信号 720x576 720x480色差信号 360x576 360x480数码传输速率(R) 2 1 6Mbits或27MBs视频信号电平与 亮度信号 共220个量化级量化级间的关系 色差信号 共224个量化级由于三个分量信号，Y，Cr，Cb抽样频率分别为135MHz，675MHz，675MHz，3个分量在一行中的抽样点数比例是4：2：2，而且每帧的行数相同，因此简称4：2：2标准。对于62550扫描
45、标准，每行Y信号的抽样点数为864，每个数字有效行的Y信号抽样点数为720，数字行消隐期在行时间基准之前12个抽样点处开始，在行时间基准之后132个抽样点处结束，总共为144个抽样周期。4：2：2标准是为演播室制定的对图像质量要求较高的分量编码标准。但在某些应用场合对图像质量要求不同，有的要求比4：2：2标准更高，可以采用4：4：4标准；有些信号源本身分辨率就低，可采用4：1：1或4：2：0标准。在本文中由于是对标准的模拟全电视信号进行数字化，采用的是4：2：2的标准。ITU-R BTU656tis标准是在国际电信联盟无线电通信部门656-4号建议书中提出的，它的全称是工作在丌UR BT601
46、建议(部分A)的4：2：2级别上的525行和625行电视系统中的数字分量视频信号的接口。实施这种标准是为了在525行和625行两者间具有最大的共同性，同时提供一种世界范围兼容的数字方法。该标准在单一信号源与单一终点之间提供了单向互连。数据信号采用编码成8比特字(也可为10比特字)的二进制信息的形式。这些信号是：视频信号、定时基准信号和辅助信号。视频信号的格式同ITU601标准相一致，场间隔的定义如下表32所示：第12页 武汉科技大学硕士学位论文表32场间隔的定义场间隔 625 525V-数字场消隐 第一场 开始(V-1) 行624 行1结束(V=0) 行23 行20第二场 开始(驴1) 行31
47、1 行264结束(V=o) 行336 行284F数字场识别 第一场 F=0 行1 行4第二场 F=I 行313 行266在4：2：2的系统中亮度和色度采用不同的采样速度，两个亮度点对应一个色度点。视频数据字是以27兆字秒的速率复用传送的，其顺序是：Cb，Y，Cr，Y，Cb，Y，。图31表示了在ITUR BT656标准中一行数字视频信号数据在数据流中是如何构成的。_|l|l 718 1 719720721 I 736 l尚 o l j、1l-l 2 I11732l ， ：I 359 h360 I I勰，I l o f l l1 一。l 359 I360 l t黧，l I o J t l- 若一
48、一，-，o o一 一篓 0o ok 一霪 rI 凑 埠 翁墓 r，j 藉 毖 弱h温 汪 篱 爱 f-J叶禽 禽 口 毫 o 是 喇 蔑 匹 n 叶k U kn ，警 一 一 n 产l m 产I0 k 0 k 。o h 赴 r。 蕾 h 0 hk 。 k J k kIpl躲d by Re伽aced bv R印l删by娃m砸窖referehm di画tzl blankin蜃幽t曩timing mfe您磁被定时基l豢鸯代譬被数字洧隐数摆代替 艘定时基；黼每代替- _ - I _ I口 冀争一 o o 一，j0e0 h 乙 、J ：-n一一篙 hU k l I - - - I -EI司of Stm
49、of有a效cti铷ve颜v id结eo柬 塞时基爿黧号 。一有a效tti鹕ve糖vid开eo始T lIInm叠鼯lerenee懿辨alS T图31行数字视频构成ITUR BT656输出的视频数据中，每个像素都有自己的亮度数据Y，但是输出的数据武汉科技大学硕士学位论文 第13页中每两个相邻的像素共用一组色差数据Cb、Cr，在存储图像数据时我们可以认为每一个像素的数据由两个连续的字节表示，但是当需要转换为RGB格式或进行其他处理时，是第2n个和第2n+1个像素共用一组色差数据Cb2n、Cr2n(I间、l、2)tl埘对于每行数据864个采样点中有效数据720个，消隐期间数据144个(包括4个样点的定时基准信号)。在数字消隐期间出现不用作定时基准码或辅助数据的数据字时，应在复用起来的数据中的适当位置上填入相当于Cb，Y，Cr，信号消隐电平的8011，10h，8011，1011等序列。数字视频流中有两个定时基准信号，一个在每个视频数据块的开始，SAV(Start ofActive Video)：另一个在每个视频数据
