1、一、逻辑代数基础(逻辑函数化简、变换)（1 小题）1、函数 ，要求：（1）利用卡诺)0,8654,31()5,13720(),( dmDCBAY图将 Y 化为最简的“与或” 表达式；（2）将该最简的“与或”表达式变换为与非-与非式；（3）将该最简的“与或”表达式变换为或非-或非式。二、器件（门电路、触发器、存储器、ADC/DAC） （8 小题）1、写出如图 2-1 所示电路中门电路的类型，并写出输出端 Y1、Y 2、Y 的表达式。 Y1 TL TL A B C D Y2 RL VC Y 图 2-1答：Y1=A&BY2=C&DY=Y1&Y22、写出如图 2-2 所示电路中门电路的类型，并分别写出
2、下图中当控制信号 EN=0 和 EN=1时输出端 Y1、Y 2、Y 的表达式或逻辑状态。 Y1 A B C D Y2 Y EN 图 2-2答：EN=0，Y1=（A&B ） ，Y2=高阻抗，Y=（A&B） EN=1，Y1 =高阻抗， Y2=（C&D ） ,Y=（C&D ） 3、电路如图 2-3 所示，写出触发器输入端 D 的表达式、是 CLK 的上升沿或下降沿触发、触发时次态 Q*的表达式，并说明该电路对于输入信号 A 来讲相当于哪种逻辑功能的触发器。A CLK Q 1D C1 Q 图 2-34、电路如图 2-4 所示，写出触发器输入端 J、K 的表达式、是 CLK 的上升沿或下降沿触发、触发时
3、输出次态 Q*的表达式，并说明该电路对于输入信号 A 来讲相当于哪种逻辑功能的触发器。 A Q 1J C Q 1K CLK图 2-45、存储器 2114 的逻辑符号如图 2-5 所示，问：（1）是 RAM 还是 ROM？（2）2114 的地址线、数据线分别为几根？（3）2114 的容量是多少？ A09D03SCWR/214图 2-5答：（1）存储器 2114 是 RAM；（2）2114 地址线 10 根，数据线 4 根；（3）2114 的容量是 1K*4bit。6、四片 RAM2114（1K4）组成的 RAM 容量扩展电路如图 2-6 所示。问：（1）该扩展电路的存储容量为多少？（2）该电路采
4、用何种容量扩展方式？并简要说明原因。A9 0D2103 A9 0D2103 A9 0D21032 4译 码 器 A9 0D210314 （ ） 14 （ ） 14 （ 3） 14 （ ）A1100A9D3210WR/3Y210/WR/WR/CSCSSS 译 码 器 （ ） （ ） （ ） （ ）图 2-67、将数字信号转换为模拟信号需要采用什么类型的转换器？若该转换器由电阻网络和集成运放以反相求和运算的形式构成（4 位数字量） ，假设参考电压 VREF = -8V，那么当 4 位数字量输入 d3d2d1d0 分别为 0101 时输出模拟电压 vo 等于多少？8、将模拟信号转换为数字信号需要采用
5、什么类型的转换器？如果要把最大幅值为 5.1V 的模拟信号转换为数字信号，且要求模拟信号每变化 20mV 使得数字信号最低位（LSB）发生变化，则至少应选用多少位的转换器？并说明该转换器的分辨率是多少？三、组合逻辑电路的设计（3 小题）1、设计一个全加器，设输入为 A、B、C，输出为 S（和） 、C O（进位） 。（1）列出真值表； （2）写出输出 S 和 CO 的最小项之和表达式；（3）利用卡诺图分别将 S 和 CO 化为最简与或表达式；（4）分别将 S 和 CO 化为与非 -与非表达式；（5）从整体考虑，画出最简的全部用与非门构成的逻辑图。2、试用 3 线-8 线译码器 74HC138 设
6、计一个电路，其输入 ABC 为三位二进制数，输出Y3Y2Y1Y0 为输入的 2 倍加 1。要求：（1）按给定输入和输出顺序列出真值表；（2）分别写出 Y3、Y 2、Y 1、Y 0 的最小项之和表达式；（3）若规定 A 接 A2、B 接 A1、C 接 A0，画出用 74HC138 实现该功能的电路图。74HC138 的功能表和逻辑图分别如图 3-1、图 3-2 所示。7 4 H C 1 3 8 的 功 能 表11111111111111001111111111111111001111110011111111111100110011110011111111110011111100110011111
7、11100111111000011001111110011111111111100001111001111111111001100001100111111111111110000001111111111111111000000001111111111111111XXXXXX11XX11111111111111XXXXXXXX00A1S1入10A0A2输 出输S 2+ S 3Y0Y1Y2Y3Y4Y5Y6Y774HC138Y7Y6Y5Y4Y3Y2Y1Y0A2A1A0S1S2S3图 3-1 图 3-23、试用 8 选 1 数据选择器 74LS152 设计一个函数发生电路，当选择输入端 S1、S 0
8、为不同状态时 F 与 A、 B 的关系如图 3-3 所示。要求：（1）写出函数 的表达式；),(01BAF（2）若规定 S1 接 A2、S 0 接 A1、A 接 A0，画出用 74LS152 实现该功能的电路图。74LS152 的功能表和逻辑图分别如图 3-4、3-5 所示。74LS152的 功 能 表的 功 能 表D711D00001 YA01A2输 出输 入 1160的 功 能 表的 功 能 表 输 出输 入A2A1A0D0D1D2D3D4D5D6D7SY74LS152图 3-3 图 3-4 图 3-5四、时序逻辑电路分析与设计（3 小题）1、逻辑电路如图 4-1 所示，各触发器的初始状态
9、均为 “0”。试分析：（1）该计数器是同步计数器还是异步计数器？（2）写出各触发器的驱动方程和状态方程；（3）画出完整的状态转换图；（4）说明是几进制计数器，能否自启动？ D0 C0Q1 Q2计 数 脉 冲 0Q 1Q 2QD1 C1 D2 C2Q0CLK计 数 脉 冲图 4-12、由同步十六进制计数器 74LS161 和门电路组成的计数器电路如图 4-2 所示。74LS161 的功能表如图 4-3、图 4-4 所示。问：（1）本电路采用反馈置数法还是反馈清零法？并写出相应的控制端表达式；（2）本电路构成多少进制的计数器？加法还是减法？（3）画出完整的状态转换图（含全部无效状态） ，并说明能否
10、自启动。 74LS16 Q 0 Q 3 2 1D 0 D 3 2 1EP T CLK D L1 CLK 计 数 脉 冲 C D R1 图 4-274LS16 Q 0 Q 3 2 1D 0 D 3 2 1EP T CLK D RC LD 7 4 L S 1 6 1的 功 能 表的 功 能 表DRDL计 数11保 持（ 但 C = 0保 持1011同 步 预 置 数01异 步 置 零0功 能E TE PC L K的 功 能 表的功能表101）11图 4-3 图 4-43、试用同步十六进制计数器 74LS161 和尽量少的门电路设计一个 11 进制计数器。要求采用反馈置数法，置数初值为 0000。7
11、4LS161 功能表如图 4-5，逻辑符号如图 4-6 所示。（1）画出电路图，要求所有输入引脚不能悬空。（2）根据你的设计，如果 CLK 时钟周期为 1ms，则 Q3、Q 2 的周期分别为多少？（3）根据你的设计，如果 Q3Q2Q1Q0 的初值是 1010，则次态是什么状态？如果初值是1011，则次态应该是什么状态？（4）能否直接利用 Q3 作为进位输出？如果可以其属于上升沿还是下降沿触发进位？74LS16 Q 0 Q 3 2 1D 0 D 3 2 1EP T CLK D RC LD 7 4 L S 1 6 1的 功 能 表的 功 能 表DRDL计 数11保 持（ 但 C = 0保 持101
12、1同 步 预 置 数01异 步 置 零0功 能E TE PC L K的 功 能 表的功能表101）11图 4-5 图 4-6五、脉冲波形产生与变换（由 555 定时器所构成） （1 小题）1、由 555 定时器组成的电路分别如图 5-1、5-2 、5-3 所示，555 定时器的功能表如图 5-4所示。问：（1）哪个电路构成单稳态触发器？试定性画出单稳态触发器的输入 、输出Iv的电压波形图；并写出单稳态触发器的暂稳态持续时间 的计算式；（2）哪个电路构Ov Wt成多谐振荡器？试定性画出多谐振荡器电压 和 的波形图，并写出多谐振荡器输出IvO的周期 T 和频率 f 的计算式；（3）哪个电路构成施密
13、特触发器？其正向阈值电压、负Ov向阈值电压、回差电压分别为多少？若输入 的波形如图 5-5 所示，试定性画出对应的Iv的波形图。Ov + VC 5 4 8 7 6 2 1 3 C R 1R 2 5 v Ov I0.1F + VC 5 4 8 7 6 2 1 3 5 v Ov I 0.1F + VC 5 4 8 7 6 2 1 3 C R 5 v Ov I 0.1F 图 5-1 图 5-2 图 5-3vIO tVT+6保 持 保 持D I S C7脚vO3 脚010导 通截 止4 脚2 脚 0导 通C C32VC C31VC C32VC C31VC C32VC C31VC C32VC C31V11截 止脚RDvI 2 ( T R )输 入 输 出vI 1（ T H ）5 5 5 定 时 器 功 能 表图 5-4 图 5-5
