1、 第一章 数字逻辑习题 11 数字电路与数字信号 1.1.2 图形代表的二进制数 010110100 11 4 一周期性数字波形如图题所示，试计算：（1 ）周期；（2 ）频率；（3 ）占空比例 MSB LSB 0 1 2 11 12 （ ms） 解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期， T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ 占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10% 1.2 数制 1.2.2 将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于 42（2 ）127 （ 4）2
2、.718 解：（2 ）（127 ）D= -1=（10000000 ）B-1= （ 1111111）B =（177 ） O=（7F ）H 72（4 ）（ 2.718）D=(10.1011)B=(2.54)O=(2.B)H 1.4 二进制代码 1.4.1 将下列十进制数转换为 8421BCD 码： （1 ）43 （ 3）254.25 解：（43 ）D= （01000011 ）BCD 1.4.3 试用十六进制写书下列字符繁荣 ASC码的表示：P28 （1 ）+ （2 ） （3 ）you (4)43 解：首先查出每个字符所对应的二进制表示的 ASC码，然后将二进制码转换为十六进制数表示。 （1 ）“+
3、 ”的 ASC码为 0101011，则（00101011 ）B=（2B ） H （2 ） 的 ASC码为 1000000,(01000000)B=(40)H (3)you 的 ASC码为本 1111001,1101111,1110101,对应的十六进制数分别为 79,6F,75 (4)43 的 ASC码为 0110100,0110011,对应的十六紧张数分别为 34,33 1.6 逻辑函数及其表示方法 1.6.1 在图题 1. 6.1 中，已知输入信号 A，B 的波形，画出各门电路输出 L 的波形。 课后答案网 解: (a) 为与非， (b) 为同或非，即异或 课后答案网 第二章 逻辑代数 习
4、题解答 2.1.1 用真值表证明下列恒等式 (3)A BABAB= + （AB）=AB+AB 解：真值表如下 A B AB AB AB A B AB+AB 0 0 0 1 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 0 1 1 0 0 1 1 1 由最右边 2栏可知， A B 与 AB+AB 的真值表完全相同。 2.1.3 用逻辑代数定律证明下列等式 (3) ()A ABC ACD C D E A CD E+=+ 解： ()A ABC ACD C D E+ (1 )A BC ACD CDE=+ + + A ACD CDE=+ + A CD CDE=+ + ACDE=+ +2
5、.1.4 用代数法化简下列各式 (3) ()ABC B C+ 解： ()ABC B C+ ()()A BCBC=+ + ABACBBBCCBC=+ (1AB C A B B=+ +) ABC=+ (6)()()()()A BABABAB+ 解： ()()()()A BABABAB+ ()()AB AB A B A B=+ + + 1课后答案网 B AB AB=+ + AB B=+ AB=+ AB= (9)ABCD ABD BCD ABCBD BC+ + 解： ABCD ABD BCD ABCBD BC+ + () ()()ABC D D ABD BC D CBAC AD C DBA C A D
6、BA C DABBCBD=+=+=+=+=+2.1.7 画出实现下列逻辑表达式的逻辑电路图，限使用非门和二输入与非门 (1) LABAC=+(2) ()L DA C=+ 2课后答案网 (3) ()( )L ABCD=+ + 2.2.2 已知函数L（A，B，C，D）的 卡诺图如图所示，试写出函数L 的最简与或表达式 解： (, , )L ABCD BCD BCD BCD ABD=+ 2.2.3 用卡诺图化简下列个式 （1） ABCDABCDABADABC+ 3课后答案网 解： ABCDABCDABADABC+ ()()()() ()ABCD ABCD AB C C D D AD B B C C
7、ABC D D=+ + ABCDABCDABCDABCDABCDABCDABCD=+ （6） ( , , , ) (0, 2, 4,6,9,13) (1,3,5,7,11,15)LABCD m d=+解： L AD=+ （7） ( , , , ) (0,13,14,15) (1, 2,3,9,10,11)LABCD m d=+解: LADACAB=+ 4课后答案网 2.2.4 已知逻辑函数 LABBCCA=+，试用真值表,卡诺图和逻辑图（限用非门和与非门）表示 解:1由逻辑函数写出真值表 A B C L 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1
8、 1 1 1 0 1 1 1 1 0 2由真值表画出卡诺图 3由卡诺图,得逻辑表达式 LABBCAC=+ 用摩根定理将与或化为与非表达式 LABBCACABBCAC=+= 4由已知函数的与非-与非表达式画出逻辑图 5课后答案网 第三章习题 3.1 MOS 逻辑门电路 3.1.1 根据表题 3.1.1 所列的三种逻辑门电路的技术参数，试选择一 种最合适工作在高噪声环境下的门电路。 表题 3.1.1 逻辑门电路的技术参数表 (min) /OHVV VOL(max)/V (min) /IHVV (max) /ILVV 逻辑门 A 2.4 0.4 2 0.8 逻辑门 B 3.5 0.2 2.5 0.6
9、 逻辑门 C 4.2 0.2 3.2 0.8 解：根据表题 3.1.1 所示逻辑门的参数，以及式（3.1.1 ）和式（3.1.2 ），计算出逻辑门 A 的高电平和低电平噪声容限分别为： NHAV = =2.4V2V=0.4V (min)OHV (min)IHV(max)NLAV = =0.8V0.4V=0.4V (max)ILV (max)OLV同理分别求出逻辑门 B 和 C 的噪声容限分别为: NHBV =1V NLBV =0.4V NHCV =1V NLCV =0.6V 电路的噪声容限愈大, 其抗干扰能力愈强, 综合考虑选择逻辑门 C 3.1.3 根据表题 3.1.3 所列的三种门电路的技
10、术参数, 计算出它们的延时- 功耗积, 并确定哪一种逻辑门性能最好 表题 3.1.3 逻辑门电路的技术参数表 /pLHtns s /pHLtn /DPmW逻辑门 A 1 1.2 16 逻辑门 B 5 6 8 逻辑门 C 10 10 1 解: 延时- 功耗积为传输延长时间与功耗的乘积, 即 DP= tpdPD 根据上式可以计算出各逻辑门的延时- 功耗分别为 ADP = 2PLH PHLtt+DP = (1 1.2)2ns+*16mw=17.6* 1210J=17.6PJ 同理得出: BDP =44PJ CDP =10PJ,逻辑门的 DP 值愈小 ,表明它的特性愈好, 所以逻辑门 C 的性能最好.
11、 3.1.5 为什么说 74HC 系列 CMOS 与非门在+5V 电源工作时, 输入端在以下四种接法下都属于逻辑 0: (1)输入端接地; (2) 输入端接低于 1.5V 的电源; (3) 输入端接同类与非门的输出低电压 0.1V; (4)输入端接 10k的电阻到地. 解: 对于 74HC 系列 CMOS 门电路来说, 输出和输入低电平的标准电压值为: OLV =0.1V, ILV =1.5V,因此有: (1) =02.1V 时，将使 T1的集电结正偏， T2， T3 处于饱和状态，这时VB1 被钳位在 2.4V，即 T1的发射结不可能处于导通状态，而是处于反偏截止。由（1 ）（2 ），当 V
12、B12.1V，与非门输出为低电平。 （4 ）与非门输入端接 10k的电阻到地时，教材图 3.2.8 的与非门输入端相当于解 3.2.2 图所示。这时输入电压为 VI= (Vcc-VBE)=10（5-0.7） （10+4） =3.07V。若 T1导通，则 VBI=3.07+ VBE=3.07+0.5=3.57 V。但 VBI是个不可能大于 2.1V 的。当 VBI=2.1V 时，将使 T1 管的集电结正偏，T 2，T 3 处于饱和，使 VBI 被钳位在 2.1V，因此，当 RI=10k时，T1将处于截止状态，由（1 ）这时相当于输入端输入高电平。课后答案网 3.2.3 设有一个 74LS04 反
13、相器驱动两个 74ALS04 反相器和四个 74LS04 反相器。（1 ）问驱动门是否超载？（2 ）若超载，试提出一改进方案；若未超载，问还可增加几个 74LS04门？ 解：（1 ）根据题意，74LS04 为驱动门，同时它有时负载门，负载门中还有 74LS04。 从主教材附录 A 查出 74LS04 和 74ALS04 的参数如下（不考虑符号） 74LS04： =8mA, =0.4mA; =0.02mA. (max)OLI (max)OHI (max)IHI4个 74LS04 的输入电流为：4 =4(max)ILI0.4mA=1.6mA, 4 =4(max)IHI0.02mA=0.08mA 2
14、 个 74ALS04 的输入电流为：2 =2(max)ILI0.1mA=0.2mA, 2 =2(max)IHI0.02mA=0.04mA。 拉电流负载情况下如图题解 3.2.3（a ）所示，74LS04 总的拉电流为两部分，即 4 个74ALS04 的高电平输入电流的最大值 4 =0.08mA 电流之和为0.08mA+0.04mA=0.12mA.而 74LS04 能提供 0.4mA 的拉电流，并不超载。 (max)IHI 灌电流负载情况如图题解 3.2.3（ b）所示，驱动门的总灌电流为 1.6mA+0.2mA=1.8mA. 而 74LS04 能提供 8mA 的灌电流，也未超载。 （2 ）从上
15、面分析计算可知，74LS04 所驱动的两类负载无论书灌电流还是拉电流均未超 3.2.4 图题 3.2.4 所示为集电极门 74LS03 驱动 5 个 CMOS 逻辑门，已知 OC 门输管截止时的漏电流=0.2mA ；负载门的参数为：=4V,=1V,=1A 试计算上拉电阻的值。 课后答案网 从主教材附录 A 查得 74LS03 的参数为： =2.7V， =0.5V， =8mA.根据式（3.1.6 ）形式（3.1.7 ）可以计算出上拉电阻的值。灌电流情况如图题解 3.2.4（ a）所示，74LS03 输出为低电平， =5(min)OHV (max)OLV (max)OLI(IL totalI )
16、ILI =50.001mA=0.005mA, 有 =(min)pR(max)(max) ( )DD OLOL IL totalVVII=(5 4)(8 0.005)VmA0.56K 拉电流情况如图题解 3.2.4（b ）所示，74LS03 输出为高电平， )=5 IHI =5 0.001mA=0.005mA (IH totalI由于 为了保证负载门的输入高电平，取 =4V 有 (min)OHV (min)IHV (min)OHV(max)PR =(min)() ()DD HOL total IH totalVVoII+=(5 4)(0.2 0.005)VmA=4.9K 综上所述， PR 的取值
17、范围为 0.56 4.9 3.6.7 设计一发光二极管(LED) 驱动电路, 设 LED 的参数为 FV =2.5V, DI =4.5Ma;若 =5V,当LED 发亮时, 电路的输出为低电平, 选出集成门电路的型号, 并画出电路图. CCV解 :设驱动电路如图题解 3.6.7 所示 ,选用 74LSO4 作为驱动器件 ,它的输出低电平电流=8mA, =0.5V,电路中的限流电阻 (max)OLI (max)OLVR=(max)CC F OLDVVVI=(5 2.5 0.5)4.5vmA444 课后答案网 第四章 组合逻辑 习题解答 412 组合逻辑电路及输入波形（A.B）如图题 4.1.2 所
18、示，试写出输出端的逻辑表达式并画出输出波形。 解：由逻辑电路写出逻辑表达式 LABABAB=+= 首先将输入波形分段，然后逐段画出输出波形。 当 A.B 信号相同时，输出为 1，不同时，输出为 0，得到输出波形。 如图所示 421 试用 2 输入与非门设计一个 3 输入的组合逻辑电路。当输入的二进制码小于 3 时，输出为 0；输入大于等于 3 时，输出为 1。 解： 根据组合逻辑的设计过程，首先要确定输入输出变量，列出真值表。由卡诺图化简得到最简与或式，然后根据要求对表达式进行变换，画出逻辑图 1） 设入变量为 A.B.C 输出变量为 L，根据题意列真值表 A B C L 0 0 0 0 0
19、0 1 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 2） 由卡诺图化简，经过变换得到逻辑表达式 课后答案网 *L ABC ABC=+ = 3） 用 2 输入与非门实现上述逻辑表达式 427 某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下条件时表示同意；有三人或三人以上同意，或者有两人同意，但其中一人是叫教练。试用2 输入与非门设计该表决电路。 解： 1）设一位教练和三位球迷分别用 A 和 B.C.D 表示，并且这些输入变量为 1 时表示同意，为 0 时表示不同意，输出 L 表示表决结果。L 为1 时表示同意判罚，
20、为 0 时表示不同意。由此列出真值表 输入 输出 A B C D L 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 2）由真值表画卡诺图 课后答案网 由卡诺图化简得 L= AB+AC+AD+BCD 由于规定只能用 2 输入与非门，将上式变换为两变量的与非与非运算式 * *L AB AC AD BCD AB AC AD B C
21、D= 3）根据L 的逻辑表达式画出由 2 输入与非门组成的逻辑电路 433 判断图所示电路在什么条件下产生竞争冒险，怎样修改电路能消除竞争冒险? 解： 根据电路图写出逻辑表达式并化简得 *L AB BC=+ 当 A=0，C=1 时， L BB=+ 有可能产生竞争冒险，为消除可能产生的竞争冒险，增加乘积项使 AC ，使 *L AB BC AC=+ ，修改后的电路如图 课后答案网 4.4.4 试用 74HC147 设计键盘编码电路，十个按键分别对应十进制数 09，编码器的输出为 8421BCD码。要求按键 9 的优先级别最高，并且有工作状态标志，以说明没有按键按下和按键 0 按下两种情况。 解：真
22、值表 电路图 4.4.6 用译码器 74HC138 和适当的逻辑门实现函数 F=. 解：将函数式变换为最小项之和的形式 F= = 课后答案网 将输入变量 A、 B、 C 分别接入 、 、 端，并将使能端接有效电平。由于 74HC138是低电平有效输出，所以将最小项变换为反函数的形式 L = 在译码器的输出端加一个与非门，实现给定的组合函数。 4.4.14 七段显示译码电路如图题 4 4 14（a ）所示，对应图题 4 4， 14（b ）所示输人波形，试确定显示器显示的字符序列 解：当 LE=0 时，图题 4， 4。 14（a ）所示译码器能正常工作。所显示的字符即为 A2A2A1A所表示的十进
23、制数，显示的字符序列为 0、 1、 6 、 9、 4。当 LE 由 0 跳变 1 时，数字 4 被锁存，所以持续显示 4。 4.4.19试用4选1数 据选择器74HC153产生逻辑函数 . ( , , ) (1,2,6,7)LABC m=解：74HC153的功能表如教材中表解4.4.19所示。根据表达式列出真值表如下。将变量A、B分别接入地址选择输入端 、 ，变量C接入输入端。从表中可以看出输出L与变量C之间的关系，当AB=00时，LC， 因此数据端1S0S0I 接C； 当AB=01时，L= ,_C1I 接 ；当 AB 为 10 和 11 时，L 分别为 0 和 1，数据输入端_C2I 和3I
24、 分别接0和1。由此可得逻辑函数产生器，如图解4.4.19所示。 课后答案网 输入 输出 A B C L 0 0 0 0 0 0 1 1 L=C 0 1 0 1 0 1 1 0 _L C= 1 0 0 0 1 0 1 0 0 1 1 0 1 1 1 1 1 1 4.4.21 应用74HC151实现如下逻辑函数。 解：1. 154 mmmCBACBACBAF +=+= D1=D4=D5=1,其他=0 2. 课后答案网 4，426 试用数值比较器74HC85设计一个8421BCD码有效性测试电路，当输人为8421BCD码时，输出为1，否则为0。 解：测试电路如图题解 4426 所示，当输人的 08
25、421BCD 码小于 1010 时，FAB输出为1，否则 0为0。 1 4431 由4位数加法器74HC283构成的逻辑电路如图题4。431所示，M和N为控制端，试分析该电路的功能。 解：分析图题 44，31 所示电路，根据 MN 的不同取值，确定加法器 74HC283的输入端 B3B2B1B0 的值。当 MN00 时，加法器 74HC283 的输人端 B3B2B1B00000，则加法器的输出为SI。当MN01时，输入端B3B2B1B00010，加法器的输出 SI2。同理，可分析其他情况，如 表题解 4431 所示。该电路为可控制的加法电路。 课后答案网 第六章 习题答案 6.1.6 已知某时
26、序电路的状态表如表题 61 ，6 所示，输人为 A，试画出它的状态图。如果电路的初始状态在 b，输人信号 A 依次是 0、1 、 0、1 、1 、 1、 1，试求其相应的输出。 解：根据表题 6。 1 6 所示的状态表，可直接画出与其对应的状态图，如图题解 6 1。 6（a ）所示。当从初态 b 开始，依次输人 0、 1、 0、 1、 1、 1、 1 信号时，该时序电路将按图题解 6，16 （ b）所示的顺序改变状态，因而其相应的输出为 1、0 、1 、0 、 1、 0、1 。 6.2.1 试分析图题 6。2 1 （a ）所示时序电路，画出其状态表和状态图。设电路的初始状态为 0，试画出在图题
27、 62 1 （b ）所示波形作用下，Q 和 z 的波形图。 课后答案网 解：状态方程和输出方程： 6.2.4 分析图题 6 2。 4 所示电路，写出它的激励方程组、状态方程组和输出方程，画出状态表和状态图。 解：激励方程 状态方程 课后答案网 输出方程 Z=AQ1Q0 根据状态方程组和输出方程可列出状态表，如表题解 6 2 4 所示，状态图如图题解 6。 2 4所示。 6.2.5 分析图题 62 5 所示同步时序电路，写出各触发器的激励方程、电路的状态方程组和输出方程，画出状态表和状态图。 解：激励方程 状态方程 输出方程 课后答案网 根据状态方程组和输出方程列出该电路的状态表，如表题解 6，
28、 2， 5 所示，状态图如图题解6。2 5 所示。 6.3.1 用 JK 触发器设计一个同步时序电路，状态表如下 解：所要设计的电路有 4 个状态，需要用两个 JK 触发器实现。 （1 ）列状态转换真值表和激励表 由表题 6。 3 1 所示的状态表和 JK 触发器的激励表，可列出状态转换真值表和对各触发器的激励信号，如表题解 63 。1 所示。 课后答案网 （2 ）求激励方程组和输出方程 由表题解 6 31 画出各触发器 J、K 端和电路输出端 y 的卡诺图，如图题解 63 1（a ）所示。从而，得到化简的激励方程组 输出方程 Y=Q1Q0 Q1Q0A 由输出方程和激励方程话电路 课后答案网
29、6.3.4 试用下降沿出发的 D 触发器设计一同步时序电路，状态图如 6.3.4（a ）, S0S1S2 的编码如 6.3.4（ a） 解：图题 6 3。4 （ b）以卡诺图方式表达出所要求的状态编码方案，即 S000，Si 01，S210， S3 为无效状态。电路需要两个下降沿触发的 D 触发器实现，设两个触发器的输出为 Q1、Q0 ，输人信号为 A，输出信号为 Y （1 ）由状态图可直接列出状态转换真值表，如表题解 6。3 4 所示。无效状态的次态可用无关项表示。 （2 ）画出激励信号和输出信号的卡诺图。根据 D 触发器的特性方程，可由状态转换真值表直接画出 2 个卡诺图，如图题解 6 3
30、。4 （a ）所示。 （3 ）由卡诺图得激励方程 课后答案网 输出方程 Y=AQ1 （4 ）根据激励方程组和输出方程画出逻辑电路图，如图题解 63 4（ b）所示。 （5 ）检查电路是否能自启动。由 D 触发器的特性方程 Ql D ，可得图题解 6 3， 4（ b）所示电路的状态方程组为 代入无效状态 11，可得次态为 00，输出 Y=1。如图 (c) 课后答案网 6.5.1 试画出图题1 所示电路的输出(Q3Q0) 波形，分析电路的逻辑功能。 解：74HC194 功能由 S1S0 控制 00 保持， 01 右移 10 左移 11 并行输入 当启动信号端输人一低电平时，使 S1=1，这时有 S
31、。 Sl1 ，移位寄存器 74HC194 执行并行输人功能，Q3Q2Q1Q0 D3D2D1D01110 。启动信号撤消后，由于 Q。0 ，经两级与非门后，使 S1=0，这时有 S1S001，寄存器开始执行右移操作。在移位过程中，因为 Q3Q2、Q1、 Q0 中总有一个为 0，因而能够维持 S1S0=01 状态，使右移操作持续进行下去。其移位情况如图题解 6，5 ， 1 所示。 由图题解 6 5。 1 可知，该电路能按固定的时序输出低电平脉冲，是一个四相时序脉冲产生电路。 6.5.6 试用上升沿触发的 D 触发器及门电路组成 3 位同步二进制加 1 计数器；画出逻辑图 解：3 位二进制计数器需要用 3 个触发器。因是同步计数器，故各触发器的 CP 端接同一时钟脉冲源。 （1 ）列出该计数器的状态表和激励表，如表题解 6.5.6 所示 课后答案网 (2) 用卡诺图化简，得激励方程 （3 ）画出电路 6.5.10 用 JK 触发器设计一个同步六进制加 1 计数器 解：需要 3 个触发器 课后答案网 （1 ）状态表，激励表 （2 ）用卡诺图化简得激励方程 （3 ）画出电路图 （4 ）检查自启动能力。 当计数器进入无效状态 110 时，在 CP 脉冲作用下，电路的状态将按 课后答案网
