1、信号完整性设计以及测试分析 泰克科技中国有限公司 技术支持工程师 曾志 并行传输原理 2013/11/6 V1.0 Confidential 2 path Tx + - + - + - + - Rcv 1011010101 串行传输原理 -所有的串行最终都会转成并行 2013/11/6 V1.0 Confidential 3 path Tx + - + - + - + - Rcv CDR DATA DATA CLOCK 4 时钟 (Clock) 时钟采样点 建立 时间 Setup time 保持 时间 Hold time 数据 (Data) 硬件系统 不 稳定的 根源 -误码（ Bit Err
2、or) 误码的根源： 1.信号采样的时候建立保持时间不足 (水平方向） 2.信号的幅度不够（垂直方向） June 5, 2012 Tektronix Confidential 5 Circuit Board Dispersion Fiber Dispersion PMD Edge Movement: Frame slips Frame overhead repetition Pattern Sensitivity External interference Crosstalk Low signal level Other random effects Example System Issues
3、 由于各种原因引起的误码 信号 完整性 波形完整性（ Waveform integrity） 时序完整性（ Timing integrity） 电源完整性（ Power integrity） 信号完整性分析的目的就是用最小的成本，最快的时间使产品达到波形完整性、时序完整性、电源完整性的要求。 2013/11/6 6 系统、单板设计中可能引起信号完整性的因素 August 2008 7 Clock distribution Signal path design Stubs Noise margin Impedances and loading Transmission line effects
4、Signal path return currents Termination Decoupling Power distribution At clock frequencies in the hundreds of megahertz and above, every design detail is important: 波形完整性 Waveform integrity 单调性（ monotonic) 过冲（ overshoot, undershoot) 振铃（ ringing） 衰减 2013/11/6 8 幅度和边沿的变化 August 2008 9 Amplitude Proble
5、ms: Ringing Droop Runt pulses Edge Aberrations: Board layout issues Improper termination Circuit problems 反射（非单调）和地弹 August 2008 10 Reflections: Board layout issues Improper termination Ground Bounce: Excessive current draw Resistance in power supply and ground return paths 出现波形完整性问题的原因 引起信号的非单调，过冲，
6、振铃的原因： 1) 驱动芯片的信号驱动能力过强，不足。 2) 驱动端为了减少 EMI添加了磁珠。 3) 驱动和接收端阻抗不匹配造成反射。 4) 链路阻抗不匹配。 5) 链路的衰减。 2013/11/6 11 消除反射的方法端接 传输线上的反射会对数字系统性能有重要的负面影响，为了最小化反射的负面影响，必须想办法消除或减弱它。基本上有三种方法：第一降低系统的频率以使传输线上的反射将在另一个信号驱动到线上之前达到稳态。第二种是缩短PCB走线长度以使反射在更短的时间内达到稳态。第三种方法就是给传输线两端端接一个等于特征阻抗的阻抗，以消除反射。 第一种方法，不现实，否则就是一个低速系统了；第二种方法可
7、能不现实也可能需要更多的代价比如更多的叠层等；第三种是最实际的利于我们采用的方法。 常用的端接方法有：片上源端端接、串联源端端接、带电阻负载的负载端接、交流负载端接。 2013/11/6 12 常用的端接方法片上源端端接 片上源端端接要求输出缓冲器 I-V曲线在工作范围内非常线性，并输出一个阻抗与传输线阻抗非常接近的 I-V曲线。 理论上，这是最佳方案但不现实，因为这不要求任何额外的元件而导致增加成本和浪费板空间。然而很多变量能彻底地影响缓冲器地输出阻抗，所以很难达到缓冲器阻抗和传输线阻抗之间的良好匹配。这些变量包括硅制作过程中的偏差、电压、温度、功率输出因数和同步开关噪声等。 2013/11
8、/6 13 常用的端接方法串联源端端接 串联源端端接要求加一个电阻与输出缓冲器串联。要求缓冲器阻抗和电阻值的和等于传输线的特征阻抗 通常设计输出缓冲器 I-V曲线产生一个极低阻抗，以至于从源端看进去的阻抗的大部分都包含在电阻，因此选择精密电阻可以使总偏差降到很低，因为电阻包含了大部分的阻抗。这种方法的缺点就是电阻增加了板的成本并且占用有效的板面积。 2013/11/6 14 常用的端接方法带电阻负载的负载端接 可以使用精密电阻，负载或带电阻负载的并联端接消除了缓冲器阻抗相关的未知变量。反射在负载端消除，并可使用低阻抗输出缓冲器。缺点是大部分的直流电流被分流到地，这加大了功率输出和发热问题。另外
9、稳态电压也有源端电阻和负载电阻之间分压来确定，这引起更强大缓冲器地要求。 2013/11/6 15 常用的端接方法交流负载端接 交流负载端接在传输线的负载末端使用串联的电阻和电容以消除反射。电阻 R应等于传输线的特征阻抗，而电容 C应选择负载端的 RC时间常数近似等于一个或两个上升时间。对于具体设计，建议使用仿真以选择最优的电容。 优点是在负载端上反射被消除，并且不产生直流功耗。缺点是电容负载将减缓负载端的上升或下降时间而增加信号延迟。另外附加的电阻和电容占用了板子空间并增加了成本。 2013/11/6 16 链路的阻抗匹配 特性阻抗： 一 个阶跃信号注入一个开路的信号线，信号线上的电压是不会
10、突变的，信号线对地之间其实是存在动态的回路的。 有回路就存在电流。也就是说存在电阻。（动态的） 这个电阻是只有该阶跃信号本身所能 “ 看到 ” 的。 17 传输线的原理 信号沿传输线传播过程当中，如果传输线上各处具有一致的信号传播速度，并且单位长度上的电容也一样，那么信号在传播过程中总是看到完全一致的瞬间阻抗。 由于在整个传输线上阻抗维持恒定不变，我们给出一个特定的名称，来表示特定的传输线的这种特征或者是特性，称之为该传输线的特征阻抗。 特征阻抗 是指信号沿传输线传播时，信号看到的瞬间阻抗的值。 如果信号沿传输线在传播的过程当中，任何时候信号看到的特征阻抗都保持一致的话，那么这样的传输线就称为
11、 受控阻抗的传输线 。 18 使用 TDR的方法可以传输线的阻抗匹配问题 泰克科技 19 + - + - Rcv Time VoltageSampling Scope display of two TDR waveforms Two TDR sampling channels allow the differential impedance between the DATA+ and DATA- serial paths to be measured. TDR (80E04) + - + - TDR曲线映射着传输线的各点 其中 是反射系数 ， Z0是参考阻抗 （ 一般为 50ohm， 由测试系
12、统决定 ） ，Z是待测阻抗 。 由此仪器可以计算显示出传输线各个点的阻抗 ， 从而可以在仪器的屏幕上显示一条 TDR曲线 ， 曲线的每一点对应传输线上的每一点的反射系数或特征阻抗 。 泰克科技 20 通过 TDR定位故障的实例 August 2008 21 链路的损耗 2013/11/6 V1.0 Confidential 22 Reference Maxim Note HFDN-27.0 (Rev. 0, 09/03) Tx + - + - Rcv path + - + - Clean, open, logical 1 (this is often called a “closed eye”
13、) Fast, sharp, edges at transmitter launch 链路的 损耗 -实际案例 2013/11/6 V1.0 Confidential 23 Tx + - path + - + - 6.25Gb/s at Tx launch into backplane 6.25Gb/s at 17in (43cm) of backplane 6.25Gb/s after 34in (86cm) of backplane Small differences in levels being measured February 2008 24 信号的 衰减 /链路损耗 -通过 S参
14、数来评估 Sparameter testing with DSA8300 Sampling scope: DSA8300 TDR Modules: 80E04/08/10 IConnect software 80SSPAR C h 1 C h 2 C h 4 C h 4 C h 5 C h 6 C h 7 C h 8 P 1 P 2P 3 P 4A U X A U XM L ( 3 ) M L ( 3 )M L ( 3 )M L ( 2 ) M L ( 2 )M L ( 2 )M L ( 1 )M L ( 1 )M L ( 1 )M L ( 0 )M L ( 0 )M L ( 0 )A U X
15、C a b l e A s s e m b l yS o u r c e S i d e F i x t u r eS i n k S i d e F i x t u r e+-+-+-+-+-+-+-+-+-+-June 5, 2012 Tektronix Confidential 26 插入损耗 S21曲线 -实例 不同走线长度的 PCB的损耗 -60-50-40-30-20-1000 5000 10000 15000 20000 250002.42 Inch Pair5 Inch Pair6.75 Inch Pair9 Inch Pair12 Inch Pair17 Inch Pair2
16、4 Inch Pair31 Inch Pair40 Inch PairJune 5, 2012 Tektronix Confidential 27 回波损耗 S11曲线 -实例 信号在传输线上的损耗，需要考虑 3-5次谐波 28 Digital Square Wave Odd Fourier Sums -1 0 1 0 50 100 Fundamental (1st Harmonic) 5th Harmonic 3rd Harmonic Fourier Square Wave (1st-5thH) Measured eye diagrams from a 40” PCI-Compliance ISI Trace, PRBS-7 Pattern 1.25 Gbps 2.5 Gbps 5.0 Gbps Noise/jitter closes-down the available headroom in the eye opening 传输线的损耗（带宽）对不同速率的信号的影响 数据传输中不同码型会有不同的损耗 June 5, 2012 Tektronix Confidential 30
