1、中山大学数字电路与逻辑设计实验报告院系 信息科学与技术学院 学号 专业 计算机科学类 实验人 3、实验题目：AU(Arithmetic Unit,算术单元）设计。实验内容：设计一个半加半减器，输入为 S、A、B,其中 S 为功能选择口。当 S=0 时，输出 A+B 及进位；当 S=1 时，输出 A-B 及借位。S 输入 1 输入 2 输出 Y 进/借位 Cn0 A B A+B 进位1 A B A-B 借位利用三种方法实现。（1）利用卡诺图简化后只使用门电路实现。（2）使用 74LS138 实现。（3）使用 74LS151 实现，可分两次单独记录和/差结果、进位借位结果或使用两块 74LS151
2、 实现。实验分析：真值表S A B Y Cn0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 0 01 0 1 1 11 1 0 1 01 1 1 0 0卡诺图：S AB 0 1 通过卡诺图可得：Y= B+AAB000111100 01 10 01 1S AB 0 100 Cn=AB + BSSA01 =(A + S)B1110实验设计：（1）利用门电路实现。利用 74LS197 的八进制输出端 Q1、Q2、Q3 作为 B、A、S 的输入。用异或门 74LS86 实现输出 Y.用 74LS86 实现 AB，再用 74LS08 与 B 实现与门。（2）利用 74
3、LS138 实现将 74LS197 的 Q3、Q2、Q1 作为 74LS138 的 S2、S1、S0 输入，G2A、G2B 接低电平，G1 接高电平。将 74LS138 的 Y1、Y5、Y2、Y6 利用 74LS20 实现与非门作为输出 Y。将 74LS138 的 Y3、Y5 利用 74LS00 实现与非门作为输出 Cn。0 00 11 00 0（3）利用 74LS151 实现将 74LS197 的 Q3、Q2、Q1 作为 74LS151 的 S2、S1、S0 输入，D1、D2、D5、D6 接高电平，D0、D3、D4、D7 接低电平。Z 即为输出 Y、将 D3、D5 接高电平，其他接低电平。Z
4、 即为输出 Dn。实验过程及出现的问题：按如图所示接好电路问题：由于实验电路箱中 74LS86 和 74LS08 不能同时工作，所以改用两次 74LS00 来实现与门。实验结果：如图为第一种方式实现的示波器显示结果。D8 为时钟 CP1，D9、D10、D11 分别为 S、A、B,D13，D14 为Y，Cn。4、实验题目：ALU（ArithmeticA实验过程及出现的问题：由于 proteus 没有 74LS151，故用 74HC151 代替。考虑到用门电路实现全加，全减所需原件过多，故用74LS138 实现全加，用 74LS153 实现全减。由真值表得，按照设计在 proteus 上实现 AL
5、U.如图运行仿真实验结果：其中 A0 为时钟 cp0，A1A6 为六个输入，A8，A9 为两个输出。实验总结与设计体会：1、一种功能可以有多种方法实现，如实验三可以用逻辑门，可以用 74LS138，可以用 74LS151 实现，实验四中全加全减器的实现也是。最重要的是要找最简单的实现方法，以及分析可行性。2、实验前一定要先分析实验所需的原件，以及要如何实现，在实验过程中才能对实验有清晰的认识，不会因为连线过多而导致混乱，如实验四中所需原件和连线都比较多。3、用实验电路箱和 proteus 做实验有很大的区别，实验箱的器件较少，所以要利用已有的器件替代没有的器件，proteus 的原件多，但设计时要学会简化。
