1、1思考题与习题 55-1 填空： （1）(79.75) 10 = ( 1001111.11 )2 =(4F.C)16= ( 01111001.01110101 )8421BCD。（2）(11011011.01) 2= ( DB.4 )16 = ( 219.25 )10 = ( 0010 0001 1100.0010 1000 )5421BCD。（3）(1A.2) 16=( 26.125 )10=( 0101 1001.0100 0101 1000 )余 3 码 。（4）(3.39) 10=( 11.011 )2，要求转换结果的绝对误差小于(0.02) 10。（5）二进制码 11000 可以是自
2、然数( 24 ) 10，也可以是( 8 )10 的补码。（6）(0.0101 ) 2 的 8 位二进制补码分别是( 0.0101000) 、( 1.1011000 )。（7） ，则 X、Y 、Z 的真值分别为 (52 )10、(75 )XYZ1反原 补10、( 76 )10。（8）5 位无符号二进制数的取值范围是( )10，5 位原码的取值范围是( 03)10，5 位补码的取值范围是 ( )10。1165（9）某学院对在校学生的学籍卡片进行编码，其项目要求如题 5-1 表所示。若采用二进制编码，请将各项应用和总计所需二进码的位数填入表格。题 5-1 表项 目 入学年份 专业 本/专科 班号 序
3、号 性别 合计说 明 例： 96 年 共 14 个 同样情况分 4 班 每班 50 人左右 编码位数 7 4 1 2 6 1 21（10）1001 个 1 异或结果为（ 1 ） ，1001 个 0 同或结果为（ 0 ） 。5-2 判断正误：（1） 。 ( )AB（2）因为 ，所以 。 ( )ABC=（3） 0。 ( )1（4）使等式 成立的 A1A2A3 取值只有 001、010、100、111。 ( )23（5）若 ，则 。 ( )C（6）若 ，则 。 ( )AB（7）若 ，且 ，则 。 ( )BC（8）两个表达式不同的逻辑函数一定不相等。 （ ）（9）任意两个不同的最小项之积恒为 0，任意
4、两个不同的最大项之和恒为 1。 ( )（10）正逻辑函数表达式与其负逻辑函数表达式互为对偶式。 ( )5-3 选择：（1）( 2.4 ) 8 的 8421BCD 码为（ D ） 。A、10.1 B、010.100 C、0010.0100 D、0010.0101（2）1001 个 X 异或运算的结果为（ C ） 。A、0 B、1 C、X D、 X（3）逻辑门输入 A、B 和输出 F 的波形如题 5-3 图 a 所示，它是（ D ）的波形。A、与非门 B、或非门 C、同或门 D、异或门2（4）函数 和 为（ B ）逻辑关系。F(X,YZ)m(0,24)P(X,YZ)M(0,24)A、恒等 B、反演
5、 C、对偶 D、无关。（5） 的反函数表达式为（ A ） 。(,)(1,6)(,5)A、 B、,2370F(,Z)M2370,C、 D、F(X,Y)m()(,)F(X,YZ)(1,46)（6）某 TTL 反相器的延迟时间 tPLH=15ns，t PHL=10ns。该器件输入占空比为 50%的方波时，频率不得高于( B )。A、20MHz B、30MHz C、40MHz D、50MHz（7）能实现“线与”逻辑功能的门为（ B ） ，能用于总线连接的门为（ A ） 。A、TTL 三态门 B、OC 门 C、与非门 D、或非门。（8）题 5-3 图 b 所示电路，当 E1、E 2 及 E3 波形如图所
6、示时，输出 F 的序列是（ B ） 。A、10101 B、11011 C、01110 D、11001（9）已知 CMOS 门的电压和电流的额定值为 UOH=4.5V、 UOL=0.5V、I OH=100A 、I OL=360A， 门的电压和电流的额定值为 UIH=2V、 UIL=0.7V、 TLIIH=10A、I IL=0.18 mA，则一个 CMOS 门的驱动能力是（ C ） 。A、无法驱动 门 B、只能驱动一个 门TLC、可以驱动两个 门 D、可以驱动多达 10 个 门（10）T TL 与 非 门 多 余 输 入 端 可 以 （ A， B， C， D） ， CMOS 或 非 门 多 余 输
7、 入 端 可 以（ A， D） （ 多 选 ） 。A、经 10k 电阻接地 B、经 10k 电阻接电源 C、悬空 D、接其它输入端。5-4 直接画出实现逻辑函数 的门电路，允许反变量输入。F()AFB题 5-3 图(a)题 5-3 图( b)EN EN EN E1 E2 E3 1 0 0 0 1 1 F E1 E2 E3 35-7 真值表A B C F000 0001 0010 0011 0100 1101 1110 0111 1解5-5 直接根据对偶规则和反演规则，写出函数 的对偶函数FABCD()和反函数表达式。解 ， F(AB(C)D()(ABC)。5-6 分别用真值表和表达式变换法证明
8、下列等式（1） （2） (ABC)()B解：（1） （2） (ABC)()()()真值表（略）5-7 列出 的真值表，写出最小项表达式和最大项表达式的变量形式F()和简写形式。解 先将函数表达式变换成与或式，然后列出真值表 AB(C)ABC根据真值表分别写出最小项表达式和最大项表达式 F(,)=+ m(4,57), (+)()(A+BC)M0,12365-8 用代数法化简下列逻辑函数（1） ；W(AB)CB（2） ；XDA(C)DE（3） ；Y（4） 。Z()解 （1） ， （2） ， （3） ， （4）XYCZ1（1） ABCB(AB)C（2） XDA()DE& 1 = 1&ABBACF4=
9、 A(CBDE)CBD(1A)=（3） Y()A()ACD()BCD()（4） ZB()A)15-9 用卡诺图化简下列逻辑函数（1） ，求出最简F(A,CD)m(1,2346,01)与或式；解 最简与或式为 BCD（2） ，求最简与或式和最简或与式；(,)()(AB)解 本题待化简的函数是一般或与式，在确定自变量取值与函数值关系、填写卡诺图时，应该根据或与式的特点，看函数值何时为 0：任意一个和项为 0 时，函数值就为 0。构成和项的变量全都是 0 时，和项才为 0。由此，可以在卡诺图中填入所有的 0。圈 0 得最简或与式为 ；圈 1 得最简与或式为 。F(AB)D(C)FBACD（3） ，求
10、最简与或式和最简或F(A,BCD)=m(1,680,23)(0514)与式；解最简与或式 F=ADBCAD最简或与式 (+)(+)(BC)CDAB 00 01 11 1000 1 1 101 1 111 1 110 1CDAB 00 01 11 100001 0 0 0 011 0 0 010CDAB 00 01 11 1000 1 1 1 10111 110 1 1 1 15注意：可以有多种相互等价的圈法，答案不唯一！（4） ，且 ，求最简与或式和最简或与式；Y(A,BC)m(2,34)AB0解 先确定任意项： (,167)有两种不同的圈法，下两式均可，既是最简与或式，也是最简或与式。（ 5
11、） ， 且Y(A,BCD)ABCD， 求 最 简 与 或 式 ；0解 逐项填卡诺图，任意 1 项为 1，Y 即为 1。化简得最简与或式为： （6） ，其中 C 和 D 不能取相同的值，求最简与F(A,BCD)ABCD或式；解 填写卡诺图，画圈，得最简与或式 YB（7） ，求最简或与式，并Z(A,BCD)M(1,2457,8)(0,12,3415)用或非门实现（允许反变量输入） ；解5-10 逻辑函数 的最简与或式是F(A,BCD)=m(0,128,)(3,791,5)（ ） （填空） ，其中任意项可以写成约束条件表达式为（ D ） （选择） 。F=A、 B、3,791,5F=AD+CZ(AC)
12、BD()ACBD 1Z 1BD 1 1(,) (A,BC) BCA 00 01 11 100 1 11 1 0 BCA 00 01 11 100 1 11 1 0 或6C、 D、m(3,791,5)(A+C)=05-11 有一组合逻辑电路的输入 A、B 、C 及输出 Z 的波形如题 5-11 图所示。列出真值表，用卡诺图化简法求出最简与或式，并用与非门实现。解 真值表如表所示，最简与或式为 ，与非门电路图如图所示。 =BC5-12 已知逻辑函数 ，约束条件为F(A,BCD)ABCD。试用卡诺图化简该函数，并用题 5-12 图所示与或非门实现（允许反变量输ABC0入） 。解 将给定函数写成与或式
13、后填卡诺图，用与或非门实现时，应在卡诺图中圈 0，求出最简或与式，再变换表达式，得到最简与或非式。 F(AD)BC() 最 简 或 与 式最 简 或 非 式最 简 与 或 非 式逻辑门多余输入端置 1，也可以与其它输入端并联。5-13 已知逻辑门的输出电平 UOH3.6V、U OL0.4V ，输入电平UIH1.4V 、U IL1.1V，求该器件的抗干扰容限 UN。 解 UN= 0.7V。5-14 已知 TTL 反相器参数 UIH=3V，U IL=0.3V，U OFF=0.8V，U ON=1.8V，求其低电平噪声容限 UNL。 解 UNL= 0.5V。5-15 某 TTL 反相器的电流参数为II
14、H=20A；I IL=1.4mA；I OH=400A ；I OL=14mA，求它的扇出系数。 解 扇出系数= 10。题 5-11 图ABZ真值表A B C Z000 1001 0010 1011 1100 0101 0110 1111 1ACBZ& &1题 5-12 图&1AD1BC1ADF7A B C Y EN 10k 题 5-16 图5-16 题 5-16 图所示电路。若均为 TTL 逻辑门，写出其输出函数表达式为；若均为 CMOS 逻辑门，写出输出函数表达式。解 若均为 TTL 逻辑门， ；YAB若均为 CMOS 逻辑门， 。5-17 两个组合电路如题 5-17 图所示，试写出F 和 Y
15、 的输出函数表达式，列出真值表。解 BC A=0FBCA1时时Y填写真值表时，不必写成与或式，根据上面的表达式和逻辑运算特征填写即可。5-18 分析题 5-18 图所示电路，求出输出函数表达式，列出真值表，说明其逻辑功能。解 FABC真值表如右表所示；逻辑功能：三变量异或运算，或：三变量同或运算，或：奇数个 1 判别电路。5-19 分析题 5-19 图所示电路，写出输出函数的最小项表达式，列真值表，并说明功能。解 （1） ，FAB2AB（2）真值表真值表A B F1 F20 0 0 00 1 1 01 0 1 01 1 0 1&EN1EN=1ABCF &R+UCCYABC题 5-17 图真值表
16、A B C F Y000 1 1001 1 1010 1 1011 0 0100 1 1101 0 1110 0 0111 1 0题 5-18 图真值表A B C F0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1题 5-19 图F1F2AB 1 1 1 1& 1 1 18（3）功能：1 位半加器，F 1 为进位输出，F 2 为和输出。5-20 某培训班开有微机原理、信息处理、数字通信和网络技术四门课程，如果通过考试，可分别获得 5 分、4 分、3 分和 2 分。若课程未通过考试，得 0 分。至少要获得 9 个学分才可结业。设计一
17、个判断学生能否结业的逻辑电路，用与非门实现。解 定义变量 A、B、C 、D 分别表示微机原理、信息处理、数字通信和网络技术考试结果，取值为 1 表示通过，0 表示未通过。 定义变量 F 表示该生能否结业，1 表示可以结业，0 表示不能结业。用卡诺图化简时，通常可以不必列出真值表，直接画出卡诺图。最简与或式： ；最简与非式：FABCDFABCD5-21 学校举办游艺会，规定男生持红票入场，女生持绿票入场，持黄票的人无论男女都可入场。如果一个人持有多种票，只要有符合条件的票就可以入场。试分别用与非门和或非门设计入场控制电路。解 定义变量：设 A 表示性别，取值 0 为男，1 为女；B、C、D 分别
18、表示黄票、红票、绿票，取值 0 表示无票，1 表示有票。输出变量 F0 表示不能入场，F=1 表示可以入场。列出真值表。卡诺图化简（略） ，求出函数 F 的最简与或式和或与式FBC ()()最 简 与 或 式最 简 或 与 式L变形后，分别用与非门和或非门实现的电路如图所示，允许反变量输入。FABCD&真值表ABCD F ABCD F0000 0 1000 00001 0 1001 10010 1 1010 00011 1 1011 10100 1 1100 10101 1 1101 10110 1 1110 10111 1 1111 1ACAD& & FBF 1ACBADB 1 1CDAB
19、00 01 11 100001 111 1 1 1 110 195-22 设 A、B、C 、D 分别代表四对话路，正常工作时最多只允许两对同时通话，并且 A 路和 B 路、C 路和 D 路、A 路和 D 路不允许同时通话。试用或非门设计一个逻辑电路，指示不能正常工作的情形（不允许反变量输入） 。解 设 A、B、C、D 取值为 1 表示通话，0 表示不通话；F=1 表示不能正常工作。真值表如表所示。用卡诺图化简（略） ，求得的最简或与式为 。F(AC)D(B)或非门电路如图所示。5-23 用与非门为医院设计一个血型配对指示器，当供血和受血血型不符合题 5-23 表所列情况时，指示灯亮。解 设供血
20、血型用变量 WX 的取值表示，受血血型用变量 YZ 的取值表示，血型编码为：O 型（00） 、A 型（01） 、B 型（10 ） 、AB 型（11） 。F 表示血型配对结果，F=1 表示血型不符，指示灯亮（需要一个高电平驱动的指示灯） ；F=0 表示血型配对成功，指示灯不亮。根据上述变量定义和血型对照表，可以导出真值表。采用卡诺图化简（圈 1）可以求出最简与或式 FWYXZ最简与非门电路如图所示（允许反变量输入） 。5-24 试用 7483 分别实现将 8421BCD 码转换为余 3 码的电路、将余 3 码转换为8421BCD 码的电路。解题 5-23 表供血血型 受血血型A A, ABB B
21、, ABAB ABO A, B, AB, O真值表ABCD F ABCD F0000 0 1000 00001 0 1001 10010 0 1010 00011 1 1011 10100 0 1100 10101 0 1101 10110 0 1110 10111 1 1111 1 1BDF 1 1 1ADACWYXZ& FWXYZ F 供受 WXYZ F 供受0000 0 OO 1000 1 BO0001 0 OA 1001 1 BA0010 0 O B 1010 0 BB0011 0 O AB 1011 0 BAB0100 1 AO 1100 1 AB O0101 0 AA 1101 1
22、 AB A0110 1 A B 1110 1 ABB0111 0 A AB 1111 0 ABABA3 A2 A1 A0 B3 B2 B1 B0C0C4S3 7483842100余 3 码 0S2 S1 S011010A3 A2 A1 A0 B3 B2 B1 B0C0C4S3 7483842100余 3 码 0S2 S1 S000110105-25 题 5-25 图所示电路的输入信号为余 3 码，试列出该电路的真值表，说明电路完成何种编码转换？若将输入 A 直接连接 B1 和 B0、B 3 和 B2 接地，那么电路又完成何种编码转换？解 （1）A=0 时，7483 执行加 13（等效于减 3）
23、操作；A=1 时，7483 执行加 0 操作（等值输出） 。真值表略；功能：余 3 码5421BCD 码转换电路。（2）A=0 时，输入编码直接输出；A=1 时，输入编码3 输出；功能：5421BCD 码2421BCD 码转换电路。5-26 试用 4 位全比较器 7485 实现 4 舍 5 入的电路功能。解 如图所示，输入 ABCD 为 1 位 8421BCD 码，若大于 4，则输出 F=1，否则 F=0。5-27 题 5-27 图中 8421BCD 编码器输入、输出高电平有效，8421BCD 码由 DCBA 输出，试写出函数 F(D,C,B,A)的与或式，说明何时 LED 亮，并进一步说明电
24、路功能。A3 A2 A1 A0 B3 B2 B1 B0C0C4S3 7483ABCD0100WXYZ0S2 S1 S0题 5-25 图FA3A2A1A007485B3B2B1B0abABCD0100019876543210I I 编 码 器 ADCB&1 11& &F题 5-27 图7 4 L S 1 4 8&11题 5-28 图Y0 Y1 Y2 Y374148EO EIY0 Y1 Y2I0 I1 I7I1 I7 I8 I9I011解 ，显然，当DCBA0001、0011、0101、0111、1001时，F=1 ；即FDACB当BCD码为奇数时，F=1，灯亮；8421码为奇数对应于编码输入 、
25、 、 、 、 分别1I35I79I有效。该电路的功能是：奇数编号的编码输入信号有效时，灯亮。5-28 8 线3 线优先编码器 74148 接成题 5-28 图所示电路，试说明该电路的逻辑功能和工作原理。解 该电路利用8线3线优先编码器74148实现了一个8421码优先编码器，输入低电平有效，输出为原码。当 为0时，右边的与非门输出1，74148不使能，其编码输出为111，整个电路的输出9IY3Y2Y1Y0=1001；当 为1、 为0、时，右边的与非门输出1，74148不使能，其编码输出为111，整个98电路的输出Y 3Y2Y1Y0=1000；当 = =1， =0时，右边的与非门输出0，7414
26、8使能，其编码输出为 000，整个电路9I87I的输出Y 3Y2Y1Y0=0111；其它情况依此类推。5-29 某电路的真值表如题 5-29 表所示，写出 Y1 的最小项表达式和 Y3 的最大项表达式，说明该电路的逻辑功能。解 Y1 的最小项表达式为 ，11(A,B)mY3 的最大项表达式为 ，3M(0,2)该电路的逻辑功能是输出高电平有效的 24 译码器。5-30 1位全减器是考虑低位借位的两个1位二进制数的减法运算电路，题5-30图是用74138实现的1位全减器，试写出输出表达式，列出真值表，说明各输入、输出信号含义。解 123712371237Y(A,BC)YYmm(1,237)真值表A
27、 B C Y X0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 1 01 0 0 0 11 0 1 0 01 1 0 0 01 1 1 1 1题 5-29 表输入 输出A B Y0 Y1 Y2 Y30 0 1 0 0 00 1 0 1 0 01 0 0 0 1 01 1 0 0 0 1题 5-30 图YA2A1A074138G1G2AG2BY0Y1Y2Y3Y4Y5Y6Y7&XABC10012124712471247X(A,BC)YYmm(1,247)真值表如上，输入A是被加数，B 是减数，C是来自低位的借位输入；输出Y 是向高位的借位输出，X是本位的差。5-31 题 5-31
28、 图所示电路中，BIN/QUAD 是 2-4 线译码器，低电平使能，编码输入端 A1A0 输入二进制编码，译码输出端 0、1、2、3 高电平有效。试说明电路的工作原理，写出函数 F 的表达式，说明电路的逻辑功能。解 A=0 时，上面的 2-4 线译码器使能，根据 BC 的值相应的译码输出端为 1。以图示 Y1 为例，显然，只有在 A=0，且 BC=01 时，才有Y1=1，即 Y1 与 ABC=001 对应，输出高电平有效，所以 Y1 输出为 ABC 的最小项 m1。A=1 时，下面的译码器使能，同理可得，图示 Y7 仅在 ABC=111 时为 1，因此Y7=m7。该电路中的两个 24 线译码器
29、级联扩展为输出高电平有效的 38 译码器，扩展方法是用输入编码的最高位 A 分别使能两个 24 线译码器，编码输入的两个低位信号 B、C 用于两个 24 线译码器的片内译码，级联后的译码输出从上到下为 Y0 到 Y7。1247F(,BC)mABCA功能：奇偶判别。当输入变量中有奇数个取值为 1 时，输出为 1。5-32 某 逻 辑 函 数 F(A,B,C)， 时 ， ； 时 ， 。 试 用 74138实 现0FF该 函 数 。解 5-33 客运列车分为高铁（G） 、动车（D ）和快车（K） ，发车优先顺序依次为高铁、动车、快车，同一时间内只能有一种列车从车站开出，即只能给出一个开车信号。试用7
30、4138 构造一个满足上述要求的排队电路，画出电路图。解 设三种车辆对应变量G、 D、K取值为1表示请求发车；发车指示灯为高铁L G、动车LD、快车 LK，为 1时给出开车信号（相应灯亮） 。要设计的电路是三输入、三输出电路，真值表，表达式，电路图如下。真值表ABC F000 0001 1010 1011 0100 0101 0110 0111 1C B A A0 A1 EN 0 1 2 3 BIN/QUAD 1 F 1 A0 A1 EN 0 1 2 3 BIN/QUAD 题 5-31 图7Y127127(,BC)m(,)Y真值表GDK LG LD LK000 0 0 0001 0 0 101
31、0 0 1 0011 0 1 0100 1 0 0101 1 0 0110 1 0 0111 1 0 0A2A1A074138G1G2AG2BY0Y1Y2Y3Y4Y5Y6Y7ABC100F&13， ， 。GL23D23mY1KLmY5-34 已知数据选择器 74151 构成的逻辑电路如题 5-34 图所示，写出输出函数的最小项表达式。解 (3,4,5,8,9,10,15） 。F(A,BC)5-35 由译码器 74138 和数据选择器 74151 组成题 5-35 图所示电路。X 2X1X0 及 Z2Z1Z0为两个三位二进制数。试分析电路的逻辑功能。解 74138的输出是X 2X1X0的最大项（
32、最小项的非） ，其中 是iiYm()i()X2X1X0的最小项；74151输出 ，其中 是Z 2Z1Z0的最小项，iiFm(Z)Di()。iiDm()7ii210210210210210210i0F(Z)XXZ注意到译码器只有X 2X1X0编码值对应的输出端为0，所以只有当选择器的地址Z 2Z1Z0与X2X1X0相等时，输出 F才为0。该电路的功能是两个三位二进制码X 2X1X0和Z 2Z1Z0取值一致判别电路，相同时 F=0。5-36 分析题 5-36 图所示由数据选择器 74151 和加法器 7483 组成的逻辑电路。写出电路中信号 F 的最小项表达式，列出电路真值表。解 电路中的 741
33、51 实现了一个 4 变量逻辑函数 ，X 3=0 时，741513210F(,)所有数据输入端都为 0，从而 F=0；当 X3=1，且 X2X1X0=000 和 001 时，F=0；X 2X1X0=010111 时， F=1。综合来看，X 3X2X1X0 取值为 00001001 时，F=0；1010 1111 时，F=1，这是一个判断输入 X 是否大于 9 的电路，当输入 X 大于 9 时，GD0 D1 D2 D3 D4 D5 D6 D7Y1A2A1A074151FABC1 DD D题 5-34 图GD0D1D2D3D4D5D6D7YA2A1A074151Z2Z1Z0FG1Y0Y1Y2Y3Y
34、4Y5Y6Y7A2A1A074138G2AG2BX2X1X01题 5-35 图LKA2A1A074138G1G2AG2BY0Y1Y2Y3Y4Y5Y6Y71GDK100LGLD&14F=1；否则 F=0。3210F(X,)m(1,23,415)再看 7483，F=0 时，整个电路的输出 Y=X；F=1 时，Y=X+6。真值表略。5-37 74153 是双 4 选 1 数据选择器，两个 4 选 1 共用地址信号 A1A0，有各自的片选端，低电平有效。题 5-37 图是用 1 片 74153 构成的 4 人表决电路，试写出输出函数的最小项表达式，列出真值表，说明该电路是如何用两个 4 选 1 实现四
35、变量逻辑函数的。解 A=0时，左边的4选1使能，输出 ；此1iYmDBC0BCD时右边4选1输出 。2Y0A=1时，右边的4选1使能，输出 ；此时左2i 1边4选1输出 。12FA(BC0)A(0)DBC输出函数的最小项表达式为 F(,Dm7,134,5)真值表略。电路结构特点：该电路用A变量选择两个4选1，输出用或门合并，构成了一个8选1，其地址变量是ABC，数据端D 0D7从左到右，输出是F，用这个8选1实现4变量逻辑函数。5-38 设计一个符合题 5-38 表的函数发生器，S 1、S 0 为功能选择输入，A、B 为数据输入，F 为函数输出。试用数据选择器 74151 实现（允许反变量输入
36、） 。解 这是一个用 74151 实现 4 变量逻辑函数的问题。先写出函数的真值表，选自变量 S1S0A 为 74151 地址变量，为了便于通过真值表观察 74151 数据端 Di 的取值，将真值表按地址变量的取值依次表示，如表所示，从上到下的自变量取值仍然是 015，由于 S1S0A 取值 000时，151 输出 D0，所以 D0 就是此时 F 的取值 0；001 时的函数值就是 D1 的值，因此 D1=1；010 时的函数值与B 的取值相同，因此 D2=B；011 时的函数值和 B 的取值相反，因此 D3= 。其它 Di 同理可得。题 5-36 图真值表S1S0A B F Di000 0
37、0 D0=01 0001 0 1 D1=11 1010 0 0 D2=B1 1011 0 1 D3= B1 0100 0 0 D4=01 0101 0 0 D5=B1 1110 0 0 D6=B1 1111 0 1 D7=11 1题 5-37 图A1A01G D0 D1 D2 D3 YFBC 74153A1A0G D0 D1 D2 D3 Y741531AD1215用一片 74151 实现该函数的电路如图所示。5-39 已知逻辑函数 。试用 4 选 1F(A,BCD)m(0,124)(3,5789,14)数据选择器实现该函数，写出设计过程，画出电路图。解 用4选1实现4变量逻辑函数，应选择两个自
38、变量作为4选1的地址变量，另外两个自变量置于数据端，此时用卡诺图比较方便（便于观察选择前两个自变量还是后两个自变量作为4选1的地址） 。由卡诺图可以看出，选AB为4选1的地址变量时，当AB=00时，函数值可以都取1（横向的4个函数值） ，这就是4选1的数据输入信号D 0的值；AB=01时，把左边两个函数值取为1，右边两个函数值取为0，则函数值与变量C 的取值相反，即D 1= 。AB=11C时，函数值可以都取为0，即D 3=0；AB=10时，把中间两个函数值取为1，两边的函数值取为0，则函数值与变量D的取值相同，即 D2=D。这种卡诺图化简法就是降维卡诺图。由于AB已经用作4选1的地址变量，不能
39、再参与卡诺图化简了，所以化简只能沿着变量CD的方向（横向）进行，化简的结果也只包含变量C、D，画圈和读出的方法不变。由卡诺图可以看出，选C、D作为地址变量时，当CD=10时， ，无法进一步化FAB简，即 ，需要一个额外的逻辑门实现该运算。0AB题 5-38 表S1S0 F0 0 A0 1 1 0 AB1 1 B题图521GD0 D1 D2 D3 D4 D5 D6 D7Y1A2A1A074151FS1S0A1BB B00D0=1D2=DD1= CD3=0CDAB 00 01 11 1000 1 1 101 1 011 0 0 10 1 0 C题图521D0 D1 D2 D3Y1A1 MUXF0DA0AB
