1、 Pin Side B Side A 1 -12V TRST#2 TCK +12V3 Ground TMS4 TDO TDI5 +5V +5V6 +5V INTA#7 INTB# INTC#568 INTD# +5V 9 PRSNT1# Reserved 10 Reserved +5V(I/O)11 PRSNT2# Reserved 12 Ground Ground13 Ground Ground 14 Reserved 3.3Vaux15 Ground RST#16 CLK +5V(I/O)17 Ground GNT#18 REQ# Ground19 +5V(I/O) PME#20 AD31
2、 AD3021 AD29 +3.3V22 Ground AD2823 AD27 AD2624 AD25 Ground25 +3.3V AD2426 C/BE3# #IDSEL27 AD23 +3.3V28 Ground AD2229 AD21 AD2030 AD19 Ground31 +3.3V AD1832 AD17 AD1633 C/BE2# +3.3V34 Ground FRAME#35 IRDY# Ground36 +3.3V TRDY#37 DEVSEL# Ground38 Ground STOP#39 LOCK# +3.3V40 PERR# Reserved*41 +3.3V Re
3、served*42 SERR# Ground43 +3.3V PAR44 C/BE1# AD1545 AD14 +3.3V46 Ground AD1347 AD12 AD1148 AD10 Ground49 Ground AD0952 AD08 C/BE0#53 AD07 +3.3V54 +3.3V AD0655 AD05 AD0456 AD03 Ground57 Ground AD0258 AD01 AD0059 +5V(I/O) +5V(I/O)60 ACK64# REQ64#61 +5V +5V62 +5V +5VM模式，直接为 Motorola公司的 MPC850和 MPC860准备的
4、非复用接口；C模式，地址，数据线不复用；J模式，地址数据线复用由于 M模式使用范围比较小，J 模式使用起来控制比较复杂，一般使用 C模式。所有模式AD31:0（Address and Data）地址和时钟复用，首先是一个地址段，后面跟着一个或多个数据段，支持突发模式的读写；C/BE3:0#（Bus Command and Byte Enables）总线命令和数据使能复用管脚，在AD为地址线的时候作为总线命令，在 AD为数据线的时候作为数据使能；DEVSEL#（Device Select）有效的时候表示当前设备被选中，作为输入端口；FRAME#（Cyclone Frame）由主设备驱动，用来表示
5、当前设备已经开始接入，总线开始传输数据。有效：传输数据。无效：完成最后一个数据的传输；GNT#（Grant）用来表示当前接入的设备已经被接受；IDSL（Initialization Device Select）在配置寄存器读写的时候用做片选信号；INTA#（Interrupt A）PCI 中断请求；IRDY#（Initiator Ready）说明当前数据有效，可以并要完成传输；LOCK#（Lock）提示有自动操作，需要消耗若干个时钟来完成操作；PAR（Parity）作为 AD和 C/BE两部分总线的基偶校验，在传输地址的时候 PAR要在地址传输完毕后一个时钟周期保持稳定。对于数据段，PAR 要
6、在 IRDY#或者TRDY#有效以后一个时钟周期保持稳定。一旦 PAR数据有效，将保持有效到当前数据或地址段传输结束；PCLK（Clock）系统时钟，9054 工作在 33MHz；PERR#（Parity Error）用来报告奇偶校验错误，不包括特殊周期；PME#（Power Management Event）唤醒中断；REQ#（Request）请求信号，通知总线判决器，当前设备必须使用总线；RST#（Reset）系统复位；SERR#（System Error）用来报告特殊周期的奇偶校验错误和其他系统错误；STOP#（Stop）要求主系统，停止当前设备的数据传输；TRAY#（Target Re
7、ady）目标设备准备完毕，可以传输当前数据；BIGEND#（Big Endian Select）CCS#（Configuration Register Select）低有效的片选信号；EECS（Serial EEPROM Chip Select）选择串行 EEPROM；EEDI/DDEO（Serial EEPROM Data In/ Serial EEPROM Data Out）控制串行EEPROM读写数据；EESK（Serial Data Clock）EEPROM 读写时钟；ENUM#（Enumeration）突发输出，用来表示一个使用 PCI9054芯片的适配器刚刚从一个 CPI总线通道里
8、面加入或者移出；LCLK（Local Processor Clock）本地时钟输入；LEDon/LEDin LED控制；LFRAME#（PCI Buffered FRAME# Signal）指示 PCI总线的状态；LINT#（Local Interrupt）本地总线中断。输入到 9054，低有效，触发一个 PCI中断。作为输出，等待到一个触发发生；LRESETo#（Local Bus Reset Out）当 PCI9054芯片被复位以后，该管脚可以用来驱动其他芯片的 RESET#信号；MDREQ#/MDPAF/EOT#MODE1:0（Bus Mode）11：M 模式；10：J 模式；01：保留
9、；00：C 模式；TEST（Test Pin）芯片检测管脚，高为检测，低为工作，平时置低；USERi/BACK0#/LLOCKi# 复用管脚USERo/DREQ0#/LLOCKo# 复用管脚VDD 电源VSS 地C模式：ADS#（Address Strobe）说明地址有效，总线有新设备接入；BLAST#（Burst Last）该信号由本地总线控制，表示最后一个字符的传输；BREQi（Bus Request In）本地总线控制，数据从本地总线输入；BREQo（Bus Request Out）PCI 总线控制，数据从 PCI总线输出；BTERM#（Burst Terminate）作为输入，表示当前
10、突发操作结束，开始下一个突发地址的读写，和 PCI9054内部的可编程等待状态生成器一起使用。作为输出，和READY#一起使用，中断当前突发操作，开始下一个突发操作地址周期；DP3:0（Data Parity）奇偶校验数据；LA31:2（Address Bus）地址总线；LBE3:0#（Byte Enable）控制数据有效，不同的模式有不同的控制方法；LD31:0（Data Bus）数据总线；LHOLD（Hold Request）发送要求使用本地总线，本地总线决定分配给当前装置以后，判决器发送 LHOLDA信号反馈；LHOLDA（Hold Request）反馈信号；LSERR#（System Error Interrupt Output）系统错误中断；LW/R#（Write/?Read）低电平读，高电平写；READY#（Ready Input/Output）无论主还是从模式，表示数据准备好，有效；WAIT#（Wait Input/Output）作为输入，控制 PCI9054插入等待状态。作为输出，PCI9054处于 Ready状态。
