1、EDA实验报告多功能数字钟设计EDA实验报告-多功能数字钟学院专业:学生学号:指导老师: 蒋立平交稿时间: 2012 年 3 月 25 日EDA实验报告多功能数字钟设计摘要本实验借助于 quartus软件设计一个多功能的数字时钟，具有24 小时计时、星期显示、保持、清零、校分校时校星期、整点报时等基本功能，并在此基础上添加了闹钟、音乐闹钟、秒表等附加功能。同时，留有万年历的接口可以方便的进行扩展。.利用 quartus进行相应的设计、仿真、调试，最后下载到 SmartSOPC 实验系统上验证设计的正确性。关键词：多功能数字时钟，quartus,计时，星期显示，整点报时，闹钟，秒表ABSTRAC
2、TThis experiment is to design a multifunctional digital clock with quartus.The multifunctional digital clock has varities of the functions like 24-hour timer,week,keeping,clearing zero,adjusting time and chime on integral hour .It also include additional functions such as alarm clock,stopwatch and s
3、o on.At the sametimes,it can be added calendar.we designed and simulated with quartus.Finally downloaded it to the experiment platform to test.Key words:multifunctional digital clock,quartus,time,week,chime on integral hour, alarm clock,stopwatch 目录1 设计要求2 方案论证3 基本计时模块设计原理EDA实验报告多功能数字钟设计3.1 基本计时电路的设
4、计3.1.1脉冲发生电路的设计3.1.2计时电路的设计3.2闹钟电路的设计3.2.1闹钟定时与计时校时校分复用电路3.2.2闹钟定时分清零3.2.3比较电路3.2.4硬件电路音乐3.2.5VHDL 音乐电路3.2.6闹钟音乐选择电路3.2.7报时音乐选择电路3.3秒表电路的设计3.3.1模 100 计数器3.3.2秒表3.4切换模式电路的设计4 多功能数字时钟的整体结构5程序下载、仿真与调试6实验总结与感想多功能数字钟设计1 设计要求1.1 设计一个基本的计时、计星期的数字时钟1.2 具体设计要求如下：1.2.1 能够进行正常的星期、时、分、秒的计时功能；EDA实验报告多功能数字钟设计- 2
5、-1.2.2 由七个数码管显示，从左到右分别为时十位、时个位、分十位、分个位、秒十位、秒个位、星期；星期为 1、2、3、4、5、6、8 来表示周一到周日；1.2.3 计时电路的开关分配（1）k1 是计时电路的使能开关（k1=0 正常计时，k1=1 时钟保持） ；（2）k2 是计时电路的清零/秒表清零/闹钟定时清零复用开关（在不同的模式显示下，k2=0 时正常计，k2=1 时清零） ；（3）k3 是计时电路的校分/闹钟电路定分复用开关（k3=0 正常计时，k3=1进行校分） ；（4）k4 是计时电路的校时/闹钟电路定时复用开关（k4=0 正常计时，k4=1进行校时） ；（5）k5 是计时电路的校
6、星期开关（k5=正常计时，k5=1 进行校星期） ；（6）k6 为闹钟开关，k7、k8 是基本计时电路、闹钟、秒表的显示选择开关（k8k7=00 显示基本计时模式；k8k7=01 显示闹钟，但闹钟的开关 k6=1 时闹钟才进入闹钟模式，即 k7k8 k6=011 可以进行闹钟的定时，在这个显示下闹钟的音乐是欢乐颂 ，切换到其他的显示（且 k6=1）如计时和秒表时闹钟的音乐就是友谊地久天长 ；k8k7=10 是秒表模式，其中 k6k7 k8=100 秒表正常计时，k6k7k8=101 秒表保持；k7k8=11 是万年历模式，留做扩展时使用） ；1.2.4 整点报时功能（当时钟计到 59 分 53
7、 秒、55 秒、57 秒时报时频率为500hz,59 秒报时频率为 1Khz） ；1.2.5 闹钟及音乐闹钟功能k6k7=01X 闹钟模式中可以进行定时和音乐切换，本系统中有两首音乐，一首是通过原理图实现的，另一首是通过 VHDL 语言实现的；1.2.6 秒表功能秒表由分十位、分个位、秒十位、秒个位、分秒十位、分秒个位组成，分秒为模 100 的计数器工作于 100hz 频率，秒位和分位均为模 60 的计数器；1.2.7 万年历功能由于时间问题并未将万年历实现，但是当时在进行电路设计时就考虑到要预留出必要的接口，方便以后的扩展。2 方案论证EDA实验报告多功能数字钟设计- 3 -多功能数字时钟的
8、整体框图如图由脉冲发生电路产生数字钟所需的各种频率。根据要求设计出基本计时、秒表和闹钟，各部分通过模式选择开关进行切换。其中，基本计时部分设计校分校时保持、校星期、报时和清零等电路。秒表设计清零和保持电路。闹钟设计定时、音乐电路。最后报时、音乐闹钟电路通过蜂鸣器输出，基本计时、秒表、闹钟电路在数码管动态显示。2.1 基本计时电路原理通过分频电路来构成脉冲发生电路，将实验箱 48Mhz 分成基本计时电路所需的各种脉冲。基本计时电路由模 60、模 24 和模 7 计数器组成。由脉冲发生器产生 1hz 的信号来计时。报时电路检测计时电路的小时、分钟，当时间为 59分 53 秒、55 秒、57 秒时以
9、 500hz 的频率驱动蜂鸣器，59 秒时以 1Khz 的频率驱动蜂鸣器。时、分、秒的十位和个位、星期通过译码显示电路动态显示。用校时校分保持电路、校星期电路和清零电路来控制基本计时电路。2.2 秒表电路原理脉冲发生电路为秒表电路提供 100hz 的频率以驱动其分秒位。秒表由模100 计数器和模 60 计数器组成分秒位、秒位和分位。用清零、保持电路来控制EDA实验报告多功能数字钟设计- 4 -秒表电路。2.3 闹钟电路原理脉冲发生电路提供闹钟电路所需的各种频率。闹钟电路由模 60 计数器和模2.4 计数器组成分位和时位。通过闹钟里的比较器电路比较设定的时间和计时电路里的当前时间是否相同来决定是
10、否触发音乐电路使得蜂鸣器响。3 数字时钟子模块的设计3.1 基本计时电路的设计3.1.1 脉冲发生电路的设计通过分频电路将实验箱的 48Mhz 分成 1hz（为基本计时电路提供时钟） ，2hz 快速校星期、校时、校分，500hz、1Khz 为报时电路提供脉冲。（1）2 分频电路由 D 触发器来实现 2 分频电路仿真结果：（2）3 分频电路EDA实验报告多功能数字钟设计- 5 -由 74160 构成模 3 计数器实现 3 分频电路仿真结果：（3）8 分频电路2 分频电路进行封装：由 3 个 2 分频电路级联实现 8 分频电路仿真结果：（4）24 分频电路EDA实验报告多功能数字钟设计- 6 -由
11、 3 分频和 8 分频电路级联实现 24 分频电路仿真结果：（5）10 分频电路由 74160 构成模 10 计数器实现 10 分频，0、1、2、3、4 输出1,5、6、7、8、9 输出 0，实现 1:1 的占空比。卡诺图为：所得表达式为： EDA实验报告多功能数字钟设计- 7 -仿真结果：(6)1000 分频电路由 3 个 10 分频的电路级联实现 1000 分频的电路仿真结果：输入周期为 20ps 输出周期为 20ns，1000 分频，占空比 1：1（7）脉冲发生电路仿真结果：EDA实验报告多功能数字钟设计- 8 -由于仿真周期的限制，只用 2ps 代替 48Mhz，图中读出 1Khz 的
12、周期96ns,500hz 为 192ns。脉冲发生电路进行封装：3.1.2 计时电路的设计（1）模 60 计数器模 60 计数器由两片 74160 组成，前面一片为秒或分的个位，后面一片为秒或分的十位。74160 为模 10 计数器，从 0000-1001。后面一片通过在 0101 置数实现从 0000-0101。仿真结果：EDA实验报告多功能数字钟设计- 9 -qh、ql 分别表示模 60 计数器的十位和个位，在 59 处有个进位脉冲模 60 计数器进行封装：（2）模 24 计数器模 24 计数器由两片 74160 组成，前后两片分别表示个位和十位。并且通过qh2、ql2、ql1、en 相与
13、非完成置数和进位。仿真结果：EDA实验报告多功能数字钟设计- 10 -qh、ql 分别表示模 24 的十位和个位，在 23 处有个进位脉冲模 24 计数器进行封装：（3）模 8 计数器模 8 计数器由一片 74160 组成，用了两次置数分别是在 0110 处置成1000,1000 处置成 0001。EDA实验报告多功能数字钟设计- 11 -卡诺图为：所得表达式为： QD QCQB仿真结果：模 8 计数器进行封装：（4）星期计时器EDA实验报告多功能数字钟设计- 12 -星期计时器由模 8 计数器组成仿真结果：xq4、xq3、xq2、xq1 分别表示从高位到低位，可以看出图中有两个周期，从 00
14、01 到 0110，再跳到 1000，再跳回 0001.（5）报时电路仿真结果：EDA实验报告多功能数字钟设计- 13 -fh3、fh1、fl4、fl1、mh3、mh1、ml 分别表示分十位第 2 位，分十位的第 4 位，分个位的第 1 位，分个位的第 4 位，秒十位的第 2 位，秒十位的第 4 位，秒个位，图中表示 59 分 59 秒，报时输出确是跟着 1Khz 同步。（6）计时电路模 60 计数器分别表示秒位和分位，模 24 计数器表示十位计数器仿真结果：xq、sh、sl、fh、fl、mh、ml 分别表示星期、时十位、时个位、分十位、分个位、秒十位、秒个位。baoshi 表示报时信号。为了
15、能够看到EDA实验报告多功能数字钟设计- 14 -23:59:59,500hz、1Khz 设为 1hz 的 1 倍和 2 倍，但不影响仿真的结果。可以看出计时是正确的，同时在 59 分 53 秒、55 秒、57 秒为 500hz 报时，59 秒为1Khz 报时。计时电路进行封装：（7）译码显示电路2 4 选 4M U XS LS HM LM HH LH H显示译码器7 4 4 78 4 2 1B C DabcdefgA 2 A 1 A 0计数器译码器7 4 1 3 8D I G 0D I G 1D I G 2D I G 3D I G 4D I G 5D I G 0D I G 1D I G 2D
16、 I G 3D I G 4D I G 5C L K 2D I G 6D I G 7D I G 6D I G 78 4 2 1B C Dw e0显示电路由数据选择器 74151、译码器 74138、显示译码器 7447、计数器和数码显示管组成。因为每一位数需要四位二进制码来表示，所以需要选用四片 74151 数据选择器。为了实现动态显示则必需有一个模 7 计数器，为了方便后面的扩展。不妨用模 8 计数器亦不会影响计时电路的显示。故选择 74161 作为计数器，低三位作为数据选择器和 74138 译码器的输入。而 74138 译码器输出接到数码管的使能端。74161 以 1Khz 的频率工作。由于
17、人眼的滞留效应，会觉得 8 个数码管一直是亮的。以此来实现动态显示。EDA实验报告多功能数字钟设计- 15 -译码显示电路进行封装：（8）基本计时电路的控制电路校时校分保持电路EDA实验报告多功能数字钟设计- 16 -校时校分保持电路进行封装：清零电路清零电路进行封装：消颤电路EDA实验报告多功能数字钟设计- 17 -由 D 触发器构成消颤电路，利用 D 触发器锁存开关的动作信号，并避免颤抖。消颤开关组对保持开关、清零开关、校星期校时校分开关进行消颤。仿真结果：图中 kbaoi、kbaoo 分别表示保持开关的输入和输出，可以看出但 kbaoi 有EDA实验报告多功能数字钟设计- 18 -输入时
18、，kbaoo 就以两倍周期输出。可见，消颤电路是正确的。其他如kclri、kclro、kfi、kfo、ksi、kso、kxqi、kxqo 分别表示清零、校分、校时、校星期开关的输入和输出。（9）基本计时电路电路图仿真结果：图中 xqshslfhflmhml 分别表示星期、小时、分钟、秒，baoshi 表示报时，可以看出计时功能正常，报时功能正常。这里的 500hz 和 1Khz 也是为了能够进行仿真而设的，并非真正相对 1hz 而言的。不过，这样的假设并不影响仿真结果的正确性。3.2 闹钟电路的设计3.2.1 闹钟定时与计时校时校分复用电路EDA实验报告多功能数字钟设计- 19 -仿真结果：k
19、nz=0 表示计时模式，kf、ks、jsf、jss 表示校时校分和校时校分的结果；knz=1 表示闹钟模式，kf、ks、nzf、nzs 表示闹钟定时定分和结果。nzxh1 表示闹钟信号。闹钟定时与计时校时校分复用电路进行封装：3.2.2 闹钟定时分清零的设计EDA实验报告多功能数字钟设计- 20 -仿真结果：nzs、nzf 分别表示定时和定分，nzjsh、nzjsl、nzjfh、nzjfl 分别表示闹钟时十位、时个位、分十位和分个位。闹钟定时分清零电路进行封装：3.2.3 比较电路EDA实验报告多功能数字钟设计- 21 -比较电路由异或非门和与门组成比较电路封装：3.2.4 硬件电路音乐（1）
20、模 32 计数器EDA实验报告多功能数字钟设计- 22 -模 32 计数器由两片 74161 组成，为了输出 5 位的二进制码。因此，选用74161 而不用 74160。仿真结果：（2）5-32 译码器5-32 译码器由一片 74139 和四片 74138 组成，74139 的 B1A1 为 5-32 译码器的高两位。得到的结果取非作为四片 74138 的是使能信号，74138 的三位从高到低为 5-32 译码器的低三位。最后将译码器信号取非输出。仿真结果：EDA实验报告多功能数字钟设计- 23 -（3）硬件音乐电路硬件音乐电路第一部分硬件音乐电路第一部分进行封装：EDA实验报告多功能数字钟设
21、计- 24 -硬件音乐电路第二部分硬件音乐电路第二部分进行封装：EDA实验报告多功能数字钟设计- 25 -硬件音乐电路第三部分硬件音乐电路第三部分进行封装：硬件音乐电路第四部分EDA实验报告多功能数字钟设计- 26 -硬件音乐电路第四部分进行封装：不同的音乐是由不同频率的音频信号产生的。首先从分频器得到不同音符对应的不同频率；其次由译码器来实现不同音符的顺序驱动蜂鸣器；最后让闹钟声不断的循环直到闹钟结束为止。因为硬件电路实现音乐功能有些复杂，故选择比较简单的音乐来搭。硬件电路四个部分综合EDA实验报告多功能数字钟设计- 27 -仿真结果：3.2.5VHDL 音乐电路3.2.6 闹钟音乐选择电路当 kxyinyue=1 时选择 huanlesong 这首音乐，这首音乐是通过硬件电路来实现的。当 kxyinyue=0 时选择 song 这首音乐，这首音乐是用 VHDL 语言写的。EDA实验报告多功能数字钟设计- 28 -3.2.7 报时音乐选择电路报时音乐选择电路进行封装：3.3 秒表电路的设计3.3.1 模 100 计数器模 100 计数器由两片 74160 组成，在计数到 99 是通过置数将计数值置为 0实现模 100 的计数。计数器工作在 100hz 频率下作为秒表的分秒位。
