1、1,第3章 存 储 器,存储器是用来存储信息的部件，有了存储器，计算机才有了对信息的记忆功能。计算机的存储器可以分为两大类，一类叫内部存储器，通常简称为主存（Main Memory）或内存；另一类叫外部存储器，简称外存或辅助存储器。内存是计算机主机的一个组成部分，它用来存放当前正在使用的、或者经常使用的程序和数据。,2,微型机的存储系统,将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法连接起来就构成存储系统。 系统的存储速度接近较快的存储器，容量接近较大的存储器。,3,Cache存储系统,主存储器 高速缓冲存储器,虚拟存储系统,主存储器 磁盘存储器,微型机的存储
2、系统,4,存储系统的概念,目前可用的存储器，速度快的容量小、价格高，容量大、价格低的速度慢。利用程序访问的局部性原理，将经常使用的数据放在速度快的存储器中，形成一个在性能上接近最高，容量上接近最大，价格上接近最低廉的存储器的存储系统，较好地解决了CPU和存储器之间的速度差问题。 时间局部性(temporal locality): 若一项数据被引用,很可能不久它会被再次使用. 空间局部性(spatial locality):若一项数据被引用,则与它相连的数据可能很快也会被引用.,5,在单一存储系统中，存储器的性能由以下几个方面确定： 存储容量（Memory Capacity）存储器容纳二进制数据
3、总数，单位为MB（兆字节）。 存取速度:存取时间、存取周期、存储器带宽 存取时间（Access Time）执行一次读或写操作所需的时间TA，主存储器存取时间为s级；Cache存取时间为ns级。 存取周期（Memory Cycle Time)存储器能进行连续访问所允许的最小时间间隔TC, Tc TA 存储器的带宽也称存储器的数据传输率（Data Transfer Rate）单位时间内传输数据的个数，单位为MB/s。 价格 可靠性,3.1.2 存储器的性能,6,存储器的容量、速度和价格是制约存储器系统设计的3个主要因素。任何时候，都希望设计出大容量、低价位和高速存取的计算机存储系统。组织计算机的存
4、储器系统时，必须在存储器的价格、容量和存取时间之间进行折衷、权衡。综合各种因素，最后一般都是采用存储器的层次结构（Memory Hierarchy）方案来实现对系统的要求，而不是依赖单一的存储部件或技术。,3.1.3 存储器的层次结构,7,图3.28 存储器系统的层次结构,8,多级高速缓存 高速缓存自身可以是一个多层次的结构。目前，有些CPU直接在片内设置有高速缓冲存储器，容量一般在32128KB。这种Cache可以认为是第一级（L1）处理器，可以在一个时钟周期内完成对它的访问操作。片外Cache被称为第二级高速缓存（L2），它通常由静态随机存储器SRAM芯片构成，容量从12864MB不等。通
5、常，大多数的高速缓冲存储器对用户是透明的。,9,主存储器 主存储器通常由DRAM芯片构成，通常被组织为多体交叉的存储模块，以便能够以高速的流水线方式或并行方式同时访问多个存储单元。容量通常为64512MB。主存带宽（Memory Bandwidth）就是单位时间内从主存储器总线或主存储器开关上传输的信息量，单位为B/s或MB/s。多个多体交叉存储模块可以一起构成存储器群，这样不仅能增加存储器带宽，而且提供了更高的容错能力。,10,磁盘存储器 磁盘存储器可分为软盘（Floppy Disk）、硬盘（Hard Disk）两种形式。它是一种联机存储器（On_line Memory），用于保存系统程序、
6、用户程序及其数据集。磁盘存储是非易失性的，不受电源的掉电影响，故具有可靠性高和易于长期保存的特点。由于采用磁头读写，所以容易被损坏或出现机械故障。磁头在读写信息时需要定位，所以它的访问速度比较慢。,11,磁带机 磁带机是一种脱机存储器（Off_line Memory），当作其他存储器的备份存储器。它与磁盘存储器一样，都是在操作系统采取有限的用户干预方式下，对其进行管理。磁带的容量非常大，可以轻易达到100GB甚至以TB计。通常用来保存用户程序、执行结果和已处理文件的拷贝等，其上的数据文件是存档非在线的。 当然，在分层结构中，还可以包含其它形式的存储器。如光盘存储器、磁光盘（MO）存储器等。,1
7、2,存储系统的层次结构,由上至下容量越来越大，速度越来越慢，价格越来越低,通用寄存器堆及指令、数据缓冲栈,高速缓存,主存储器,联机外存储器,脱机外存储器,13,存储器的分类,14,存储器的分类,高速缓冲存储器 主存储器 辅助存储器,半导体存储器,由能够表示“0”和“1”、具有记忆功能的一些物理器件组成。 能存放一位二进制数的物理器件称为一个存储元。 若干存储元构成一个存储单元。,15,SRAM的工作原理 静态存储器SRAM（Static Random Access Memory），即静态随机访问存储器，（简称静态存储器）是相对于动态存储器而言的。其特点是，只要加着电，信息就不会丢失，当然，关掉
8、电源，信息也就消失了。而动态存储器即使加着电，如不进行再生，其存放的信息也会很快丢失。因此动态存储器需要周期性的刷新，静态存储器是不需要刷新的。静态存储器具有极高的存储速度，单位面积内具有较低的存储密度，所以，它一般用于对存取速度要求较高，存储容量不太大的场合。,3.2.2 随机存取存储器,存储元由双稳电路构成，存储信息稳定。,16,SRAM基本存储单元 由6个MOS管组成，其中T1、T2管组成双稳态触发器，T3、T4是节点A和B的引出控制管，T5、T6是负载管。一个存储元存储一位二进制代码。如果一个存储单元为n位，则需要n个存储元才能组成一个存储单元。,17,SRAM存储器由存储体、读写电路
9、、地址译码电路和控制电路等组成，其结构框图如图3.4所示。,SRAM存储器的组成,18,19, 存储体 存储器中存储体是存放信息的场所，其规模的大小直接决定存储器芯片的存储容量。 地址译码器 存储器单元是按地址来选择的，而地址译码器的输入信息则由CPU提供，因此，译码器输入端的地址就是所要访问的存储单元的地址。, 片选控制端CS （Chip Select）由于单片存储器芯片的存储容量有限，达不到计算机系统中主存储器容量的要求，因此，一个存储空间（或子空间）总需要一定数量的存储芯片组成。在选择存储单元时，首先要选片。通常用地址译码器的输出和一些控制信号（如WE、RD）来形成片选信号CS。只有当C
10、S有效时，才能选中某一片，与此片相连的地址线才能将地址编码送入此片的地址译码器进行译码，然后可以对此片的存储单元进行读/写操作。,20, I/O电路 处于数据总线和被选用的单元之间，用于控制被选中的单元读出或写入，并且有放大信息的作用。 输出驱动器 为了扩展存储器的容量，常需要将几片RAM的数据线并联使用，或将输入/输出数据线与双向的数据总线相连，这就需要三态输出缓冲器。,21,(a) 2114引脚排列图 (b)2114逻辑符号Intel 2114引脚与逻辑符号示意图,SRAM实例,22,2114为1K4位的SRAM，数据位宽为4位，片上共有4096个六管存储元电路，排成6464的矩阵。因为是
11、1K个字，所以需要10根地址线（A0A9），即210=1024，其中（A3A8）6根用于行译码，其余4根用于列译码，产生16条列选线，每条线同时接4位，则选中该片后，可同时输出1K个字中的4位数据。,23,图Intel 2114 内部结构原理示意图,24,二、动态随机存储器DRAM,特点： 存储元主要由电容构成，由于电容存在的漏电现象而使其存储的信息不稳定，故DRAM芯片需要定时刷新。,DRAM是动态随机访问存储器（Dynamic Random Access Memory）的简称，通常也简称为动态存储器。,25,单管动态存储单元、四管动态存储单元 单管MOS存储电路的工作原理是： （1）写入操
12、作 （2）读出操作 （3）存储状态,DRAM的工作原理,26,单管动态存储单元,27,典型DRAM芯片2164A,2164A：64K1bit 采用行地址和列地址来确定一个单元； 行列地址分时传送。 共用一组地址信号线 地址信号线的数量仅为同等容量SRAM芯片的一半。,0 1 0 0,0 1 0 0,COL,ROW,存储矩阵,28,2164A的内部结构,A0A7,RAS# CAS# WE#,29,主要引线,RAS：行地址选通信号。用于锁存行地址； CAS：列地址选通信号。地址总线上先送上行地址，后送上列地址，它们分别在RAS和CAS有效期间被锁存芯片中。A0-A7：地址线 DIN： 数据输入 D
13、OUT：数据输出,WE=0 数据写入 WE=1 数据读出,WE：写允许信号,30,2164A动态存储器芯片逻辑结构示意图,31,2164A的读周期波形,32,2164A的写周期波形,33,带有刷新控制电路及刷新计数器的DRAM芯片,34,标准的刷新操作通常有三种。 RAS刷新（RAS only refresh）：即在这种刷新操作中，只用RAS信号来控制刷新，CAS信号不动作。刷新的动作就是读出一整行，再把它们写回去，而读出的一行数据并不送到外部的数据线上。它的优点是消耗的电流小，但需要设置外部刷新地址计数器。,35, CAS/RAS刷新：即CAS在RAS之前的刷新（CAS before RAS
14、 refresh）。这种刷新操作是利用CAS信号比RAS信号提前动作来实现刷新。它使用了DRAM芯片内部的刷新地址计数器作为行刷新地址，每刷新一行就自动将地址计数器加1，实现逐行刷新。 隐藏刷新（Hidden refresh），隐藏刷新发生在每次读或写操作之后。它也使用内部刷新计数器作为行刷新地址。,36,只用RAS的刷新周期,37,CAS/RAS 刷新,38,DRAM隐藏刷新,39,DRAM写隐藏刷新,40,128*128矩阵集中式刷新方式时间分配示意图,集中式刷新方式指在一个刷新周期内,利用一段固定时间,依此对动态存储器的 所有行逐一刷新. 优点:主存利用率高,控制简单,适用于高速存储器.
15、,41,128*128矩阵分散式刷新方式的时间分配示意图,分散式刷新方式指将每一行的刷新周期分散到各个读/写和维持周期中. 优点:控制简单,无“死区”,但主存利用率低.,42,FPM DRAM，又叫快页内存，在386时代很流行，因为DRAM需要恒定电流以保存信息，一旦断电，信息即丢失，它的刷新频率每秒钟可达几百次，但由于FPM DRAM使用同一电路来存取数据，所以DRAM的存取时间需要一定的时间间隔，这导致了它的存取速度并不是很快，另外，在DRAM中，由于存储地址空间是按页排列的，所以当访问某一页面时，切换到另一页面会占用CPU额外的时钟周期。其接口多为72线的SIMM类型。,DRAM的种类,
16、43,EDO DRAM（Extended Date Out DRAM）：外扩充数据模式存储器。EDO DRAM与FPM DRAM相似，它取消了扩展数据输出内存与传输内存两个存储周期之间的时间间隔，在把数据发送给CPU的同时去访问一个页面，故而速度要比普通DRAM快15%30%。工作电压一般为5V，其接口方式多为72线的SIMM类型，但也有168线的DIMM类型。EDO DRAM这种内存在486以及早期的奔腾电脑上比较流行。,44,SDRAM（同步DRAM的缩写），顾名思义，它是同步于系统时钟频率的。SDRAM内存访问采用突发（Burst）模式，它的原理是，SDRAM在现有的标准动态存储器中加入
17、同步控制逻辑（一个状态机），利用一个单一的系统时钟同步所有的地址数据和控制信号。使用SDRAM不但能提高系统表现，还能简化设计、提供高速的数据传输。在功能上，它类似于常规的DRAM，也需要时钟进行刷新，可以说，SDRAM是一种改善了结构的增强型DRAM。,45,MDRAM（Multi-Bank DRAM），多段式动态随机存储器. 应用于高速显示卡或加速卡. DDR SDRAM (Double Data Rate SDRAM), 双数据速率同步动态随机存储器. 允许时钟脉冲的上升沿和下降沿都可以读/写数据.,46,半导体只读存储器ROM（Read Only Memory）存储的信息是非易失性的，
18、也就是说，掉电后再上电，其存储的内容不会改变。编程后用于用户系统中时，其内容只能读出，不能写入。与RAM相比，其工作速度与RAM相当，但结构要比RAM简单得多。,3.2.3 ROM的工作原理,特点： 可随机读取数据，但不能随机写入； 掉电后信息不丢失,47,它的集成度较高，功耗也比RAM小，而且可靠性强，在掉电时，信息不会丢失，且是非破坏性读出，因此，ROM主要用来存放不需要经常改变的信息。ROM的种类很多，性能和价格差别也较大。根据半导体只读存储器制造工艺的不同，只读存储器可分为MROM、PROM、EPROM和E2PROM四种。,48,MROM全称为掩模只读存储器，该类芯片所存储的信息是由芯
19、片制造厂家写入的，用户不能修改。这类ROM的存储元可由半导体二极管、双极型晶体管和MOS电路组成。,MROM（Mask ROM）,49,MOS型只读存储器,50,PROM全称为一次性可编程只读存储器。芯片出厂时，存储的初始内容为全“0”或全“1”，由用户根据自己的需要，用过载电压来写入信息，但只能写一次。,PROM（Programmable ROM）,51,熔丝式PROM基本存储元电路原理示意图,52,可擦除只读存储器EPROM，是一种可进行多次改写的ROM，一般可重复擦写数十次。其中UVEPROM（Ultraviolet EPROM）是一种广泛应用的紫外线擦除可编程只读存储器。,EPROM（
20、Erasable PROM）,特点： 可多次编程写入； 掉电后内容不丢失； 内容的擦除需用紫外线擦除器。,53,(a) (b)P沟道EPROM结构示意图,54,电可擦除可编程只读存储器EPROM，又记作E2PROM或EEPROM，其工作原理与EPRO相似。 EEPROM的擦除操作更加方便、灵活，但价格比较昂贵。,E2PROM,特点： 可在线编程写入； 掉电后内容不丢失； 电可擦除。,55,EEPROM 结构示意图,56,闪速存储器，又称快闪存储器、闪烁存储器，或简称“闪存”，即Flash Memory，是20世纪80十年代末期发展起来的一种高密度、低成本的新型半导体存储器。它有EPROM的结构
21、简单、密度高的优点，又具有掉电时信息不丢失，可电擦除、单一供电等特点，所以很快得到发展。闪存在计算机中主要用于保存系统引导程序和系统参数等需要长期保存的各种信息，近年来在计算机用USB等接口的电子盘和数码相机中得到了非常广泛的应用。Flash Memory 直接与CPU连接, 工作速度仅仅取决于闪速存储器的存取时间,实现高速存取.,Flash Memory,57,Flash Memory的可靠性主要有两个指标，耐久性和保持性。耐久性是指Flash Memory反复擦写的能力，通常要求Flash Memory可以反复擦写10万次以上；保持性是指存储在Flash Memory中的数据可以长期保持的
22、能力，一般要求Flash Memory中的信息至少可以保存10年。因此设计和选择Flash Memory时，必须充分考虑其可靠性。,Flash Memory的可靠性,58,它主要由存储体、地址缓冲器、译码器、命令用户接口CUI、状态/标示寄存器、写状态机WSM、复接器以及数据输入/输出缓冲器等逻辑电路构成。,Flash Memory的典型结构,59,Flash Memory 内部结构框图,60,地址缓冲与译码器 存储单元是按地址来选择的。CPU要选择某一存储单元，就必须在地址总线上输出此单元的地址编码信息到存储器，存储器必须对该地址码信息进行译码，才能用于选择需要访问的单元。为了节省芯片内部连
23、线所占芯片的面积，存储体一般都采用矩阵的结构形式，因此设置两个地址译码器和地址缓冲器。,存储体用于存放信息. 存储单元分为各种功能模块,可以很方便地对数据实行块操作.,61,I/O电路 即输入输出电路。它包括输入/输出缓冲器、灵敏放大器等逻辑电路。它处于数据线和被选用的存储单元之间，用于控制被选中的存储单元的读出或写入。其中，灵敏放大器具有对微弱的输出信息进行放大的作用。,62,命令用户接口（CUI） 主要负责Flash Memory外部用户命令与其内部写状态机（WSM）之间的接口，由WSM根据外部输入到Flash Memory中的命令来控制整个存储芯片的各项操作。写状态机WSM控制着块的擦除
24、和页面的编程操作，通过写入到命令用户接口CUI中的命令来选择操作模式。当WSM成功地完成所期望的编程或块擦除操作时，WSM的状态便反映在状态寄存器中。状态/标识寄存器 为用户提供芯片编程或擦除操作的各种状态信息。,63,Flash Memory具有读模式、写模式、输出禁止、在线等待和电源关闭五种工作模式。在对Flash Memory操作之前，需要先选择其工作模式，通过Flash Memory提供适当的控制信号即可实现。,Flash Memory的工作模式,64,（1）读模式Flash一般具有三种读操作模式，分别用于对存储器阵列中数据信息的读取，状态寄存器的读取，锁定位状态的读取及标识码的读取等
25、，但需要分别将各自的读命令预先写入CUI中。 （2）写模式主要用于对存储体中各存储块信息的擦除、编程以及其他的操作。,65,（3）输出禁止禁止芯片输出数据，使数据引脚处于高阻状态。 （4）在线等待状态 当芯片处于在线模式时，其功耗将会降低，数据引脚也会处于高阻状态。 （5）电源关闭 在这种模式下，芯片的功耗最低，数据输入/输出引脚均处于高阻状态。,66,存储器扩展技术,用多片存储芯片构成所需的内存容量，每个芯片在内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中。,位扩展 字扩展 字位扩展,67,存储器扩展技术,存储器芯片的存储容量等于：单元数每单元的位数,字节数,字长,68,位扩展,
26、当存储器芯片的字长小于所需内存单元的字长时，则进行位扩展，使每个单元的字长满足要求。 特点: 各存储芯片地址线、片选线和读写控制线并联，数据端单独引出。 每次访问存储器时，所有芯片同时被访问。 存储器的单元数不变，位数增加。,69,位扩展例,用8片2164A（64K1位 DRAM）芯片构成64KB存储器。,A0 A15,2164A,2164A,2164A,D0 D7,D0,D1,D7,A0A7,WE# RAS# CAS#,行/列地址多路转换器,地址选择,A0A7,A0A7,70,字扩展,地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足。 扩展原则：每个芯片的地址线、数据线、控制线并联，
27、仅片选端分别引出，以实现每个芯片占据不同的地址范围。,71,字扩展例,用8K8的SRAM芯片构成32K8 =32KB的存储器,72,字位扩展,根据内存容量及芯片容量确定所需存储芯片数； 进行位扩展以满足字长要求； 进行字扩展以满足容量要求。 若已有存储芯片的容量为LK，要构成容量为M N的存储器，需要的芯片数为：（M / L） （N / K）,73,在设计存储器时，都要考虑存储器芯片的片选信号CS如何连接的问题。CS一般都与译码器的输出端相连，以实现片间的寻址，选信号的不同实现方法，得到的地址空间也不一样。一般来讲，有三种译码方式可供选择。,存储芯片的地址分配和片选,74,线选法就是高位地址不
28、经过译码，直接与存储器芯片的片选端相连。当然，这些片选信号线（即高位地址线）在每次寻址时，必须保证其中只有一根线上的信号位有效，决不允许出现多于一位地址线同时有效的情况，只有这样，才能保证整个存储器系统正常工作。线选法不仅会造成地址重叠，而且芯片之间的地址一般也是不连续的。,线选法,75,全译码方式是指片内寻址未用完的全部高位地址都参与译码，接入到译码器的输入端，译码器的输出作为芯片的片间寻址信号。全译码法的优点是每个存储器芯片的地址范围是唯一确定的，且各芯片之间的地址是连续的，没有地址重叠现象。缺点是译码电路较复杂，一般采用译码器或逻辑门电路来实现。,全译码方式,76,部分译码法也称局部译码
29、法，即只使用完成片内寻址所余下地址的部分高位地址，经译码器译码产生各芯片的片选信号。在这种方式中，无论高位地址中的A19 A16取何值，其所选中芯片的地址完全相同，也就是说每个芯片可以对应24=16个8K地址中的一个，从而出现地址重叠。可见虽然部分译码法实现起来比较简单，但存在地址空间的重叠使用情况。,部分译码法,77,部分译码法实现的存储器扩展,78,存储管理,通常利用虚拟存储器实现对存储器容量的扩充必须解决几个问题： 存储分配和回收 地址变换：虚拟地址和物理地址之间有相互映射的问题。 内存扩充 内存保护,79,3.3.2 虚拟存储器原理,虚拟存储器工作原理 虚拟存储器指的是“主存辅存”层次
30、，它能使计算机具有辅助存储器的容量，及接近于主存的速度和辅存的单位成本。它允许每个进程像是系统唯一的用户那样自由地使用主存，并可以访问超出主存范围的地址空间。虚拟存储器是靠存储器管理部件MMU（Memory Management Unit）来实现的，MMU负责把每次存储器访问的逻辑地址转换为物理地址。,80,虚拟存储器地址转换示意图,81,存储器管理部件在转换地址时，需要使用转换表，或称映像表（Mapping Table）。由于每个周期都要访问存储器，为了确保高速度，所有地址转换由硬件来实现。硬件完成地址转换主要依靠快速地址转换表TLB（Translation Lookaside Buffer
31、）。 在虚拟存储器中，其基本信息可以以段、页或段页为单位进行传送。,82,3.4 高速缓存（Cache),Cache的基本概念 由于CPU与主存之间在执行速度上存在较大的差异，为提高CPU的效率，并考虑到价格因素，基于程序的局部性原理，在CPU与主存之间增加的高速缓冲存储器 Cache技术,83,Cache中的两个主要技术问题,主存地址与缓存地址的映象及转换 选择应该替换的内容与主存进行数据交换 以上两个问题都由硬件实现。,84,Cache的工作原理,CPU,Cache,主 存,DB,存储 管理 部件,85,Cache的组成,Cache存储体 地址转换部件 替换部件,86,Cache/主存结构
32、,87,Cache的组成,地址转换部件:是用来进行主存地址到缓存地址址的转换.其原理是建立一个登记表记录主存中的块存入缓存的块地址.其核心是相关存储器. 替换部件:在缓存已满时,进行数据块的替换.,88,Cache的命中率,Cache与内存的空间比一般为：1128CPU读取指令或数据时首先在Cache中找，若找到则“命中”，否则为“不命中”。 命中率影响系统的平均存取速度系统的平均存取速度=Cache存取速度命中率+RAM存取速度不命中率,89,由于Cache保存的字块是主存中相应字块的一个副本，因此，在对Cache进行操作时，就存在着如何保持Cache和主存中数据的一致性问题。在CPU的读操
33、作中，Cache中的数据与主存中的数据是一致的，不会发生不一致情况。但是，当CPU向Cache写入新的数据时，就会出现不一致的问题。通常有两种解决方法，一种是写通式（Write_Through），另一种是写回式（Write_Back）。,Cache与DRAM的一致性,90,Cache的读写操作,写操作读操作,贯穿读出式 旁路读出式,全写法(写穿式) Write_Through 写回法(回写式)Write back 写一次法,91,全写法(写穿式),从CPU发出的写信号送Cache的同时也写入主存。,CPU,Cache,主 存,92,写回法（回写式）,数据一般只写到Cache，当Cache中的数
34、据被再次更新时，将原更新的数据写入主存相应单元，并接受新的数据。,CPU,Cache,主 存,更新,写入,93,贯穿读出式,CPU对主存的所有数据请求都首先送到Cache，在Cache中查找。若命中，则切断CPU对主存的请求，并将数据送出；如果不命中，则将数据请求传给主存。,CPU,Cache,主 存,94,旁路读出式,CPU向Cache和主存同时发出数据请求。如果命中，则Cache将数据回送给CPU，并同时中断CPU对主存的请求；若不命中，则Cache不做任何动作，由CPU直接访问主存。,CPU,Cache,主 存,95,Cache的分级体系结构,Cache的分体 指令Cache和数据Cache Cache的分级 一级Cache：容量一般为8KB-64KB 二级Cache：容量一般为128KB-2MB,
