1、第五章 锁 存 器和触 发 器,第五章锁存器和触发器,5.1 双稳态存储单元电路 5.2 锁存器 5.3 触发器的电路结构和工作原理 5.4 触发器的逻辑功能,3,5.1 双稳态存储单元电路,一、电路结构,将两个非门接成如图所示的交叉耦合形式，则构成最基本的双稳态电路。,4,二、逻辑状态分析,若,若,5,5.2 锁存器,锁存器和触发器: 是构成各种时序电路的存储单元电路,都具有 0和1两种稳定状态,一旦状态确定,就能自行保持,即长期存储1位 的二进制码,直到有外部信号作用时才有可能改变.,锁存器:是一种对脉冲电平敏感的存储单元电路,它们 可在特定脉冲输入电平作用下改变状态.,触发器:由锁存器构
2、成,是一种对脉冲边沿敏感的存储 电路,它们只在作为触发信号的时钟脉冲上升沿或下降 沿大变化瞬间才能改变状态.,一、基本概念,（1）电路结构:由门电路组成的，它与组合逻辑电路的根本区别在于，电路中有反馈线，即门电路的输入、输出端交叉耦合。,二、SR锁存器,1基本SR锁存器(由与非门构成),锁存器的基本形式,反馈,基本 SR 锁存器,反馈,正是由于引入反馈，才使电路具有记忆功能 !,输入RD=0, SD=1时,若原状态：,1,1,0,0,1,0,1,0,输出仍保持：,若原状态：,0,1,1,1,1,0,1,0,输出变为：,置“0”！,结论:无论原状态如何,只要R=0, S=1,输出均为,输入RD=
3、1, SD=0时,若原状态：,1,0,1,0,1,0,0,1,输出变为：,若原状态：,0,0,1,1,0,1,0,1,输出保持：,置“1” ！,结论:无论原状态如何,只要R=0, S=1,输出均为,输入RD=1, SD=1时,若原状态：,1,0,1,1,1,0,0,1,输出保持原状态：,若原状态：,1,1,0,1,1,0,输出保持原状态：,保持！,输入RD=0, SD=0时,输出：全是1,注意：当RD、SD同时由0变为1时，翻转快的门输出变为0，另一个不得翻转。因此，该状态为不定状态。,基本SR锁存器的功能表,触发器有两个互补的输出端，,（2）逻辑功能,&,&,G,G,1,2,R,S,Q,Q,
4、基本SR锁存器的输入与状态之间的逻辑关系可用功能表来描述。,基本S R锁存器功能表,1. 锁存器是双稳态器件，只要令RD=SD=1，锁存器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。,2. 在控制端加入负脉冲，可以使触发器状态变化。SD端加入负脉冲，使Q=1，SD称为“置位”或“置1”端。RD端加入负脉冲，使Q=0，RD称为“复位”或“清0”端。,小结,（3）波形分析 例5.1.1 在用与非门组成的基本RS锁存器中，设初始状态为0，已 知输入R、S的波形图，画出两输出端的波形图。,解：由表5.1.1知，当R、S都为高电平时，触发器保持原状态不变；当S 变低电平时，触发器翻转为
5、1状态；当R 变低电平时，触发器翻转为0状态；不允许R、S同时为低电平。,R,S,Q,Q,这种触发器的触发信号是高电平有效，因此在逻辑符号的输入端处没有小圆圈。,R,S,Q,Q,2基本SR锁存器(由或非门构成),波形分析：,18,用基本SR锁存器和与非门构成二进制数码 寄存器。,用基本SR锁存器消除机械开关振动引起的脉 冲。,基本 SR 锁存器的应用,19,S,R,基本锁存器的特点总结：,（1）有两个互补的输出端，有两个稳定的状态。 （2）有复位（Q=0）、置位（Q=1）、保持原状态三种功能。 （3）R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。 （
6、4）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即“一触即发”。,3、 逻辑门控SR锁存器,给锁存器加一个时钟控制端CP，只有在CP端上出现时钟脉冲时，锁存器的状态才能变化。这种锁存器称为逻辑门控锁存器。 1)逻辑门控SR锁存器的电路结构,&,&,CP,3,G,G,&,&,G,G,1,2,Q,Q,S,R,2)逻辑功能,当CP0时，控制门G3、G4关闭，触发器的状态保持不变。 当CP1时，G3、G4打开，其输出状态由R、S端的输入信号决定。,逻辑门控SR锁存器的状态转换分别由R、S和CP控制，其中，R、S控制 状态转换的方向；CP控制状态转换的时刻。,&,&,CP,3
7、,G,G,&,&,G,G,1,2,Q,Q,S,R,直接清零端,直接置位端,直接清零端、置位端的处理：,逻辑门控SR锁存器的功能表,简化的功能表,Qn+1 -下一状态（CP过后）,Qn -原状态,4锁存器功能的几种表示方法,锁存器的功能除了可以用功能表表示外，还有几种表示方法： （1）特性方程 由功能表画出卡诺图得特性方程：,26,（2）状态转换图 状态转换图表示锁存器 从一个状态变化到另一 个状态或保持原状不变 时，对输入信号的要求。,（3）驱动表 驱动表是用表格的方式表示锁存器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。,（4）波形图锁存器的功能也可以用输入输出波形图直观
8、地表示出来。,30,如果使逻辑门控S R锁存器的R和S端始终处于互补状态, 则可消去次态不能确定的问题, 这就形成了所谓的D锁存器, 其逻辑图的逻辑符号如下:,1,0,0,三、D锁存器,31,当CP=0时，D锁存器的状态不变；当CP=1时，D锁存器的状态取决于D。,D锁存器的功能表和状态表如下：,D锁存器功能表,D锁存器状态表,32,D锁存器的次态方程为：,Q(n+1)D,状态图为：,D锁存器结构简单, 但仍然存在“空翻“现象。实际使用的是一种维持阻塞型D触发器, 可以防止“空翻“的发生。,JK锁存器有两个输入端，即克服了RS锁存器的“约束”问题，使用上又比D锁存器灵活。其逻辑图与逻辑符号如下
9、：,Q1,Q(n+1)=0,Q(n+1)=1,Q0,四、 JK 锁存器,当CP0时，JK锁存器的状态保持不变；,当CP1时，,若J=K=0, 则G3=G4=1, 锁存器保持原状态；,若J=1, K=0, 则G3=1, G4=Q, 使锁存器置1；,JK锁存器功能表和状态表如下：,JK锁存器功能表,JK锁存器状态表,JK锁存器的次态方程为：,状态图为：,为防止“空翻“，实际数字电路中使用的是主从式集成JK触发器，它使用“前沿采样，后沿定局“的方式，无空翻，功能较全，使用灵活。,逻辑门控锁存器存在的问题空翻,由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果在CP=1期间R、
10、S发生多次变化，则触发器的状态也可能发生多次翻转。 在一个时钟脉冲周期中，锁存器发生多次翻转的现象叫做空翻。,&,&,CP,3,G,G,&,&,G,G,1,2,Q,Q,S,R,CP,S,R,Q,有效翻转,空翻,由两级门控SR锁存 器串联组成。 G1G4组成从触 发器，G5G8组 成主触发器。 CP 与CP互补， 使两个触发器工 作在两个不同的 时区内。,一、 主从RS触发器 1电路结构,&,&,3,G,4,G,G,8,G,CP,7,&,G,&,G,6,&,5,&,1,9,G,主,触,发,器,从,触,发,器,&,&,G,G,1,2,Q,Q,Q,Q,R,S,5.3 触发器的电路结构和工作原理,2工
11、作原理,主从触发器的触发翻转分为两个节拍： （1）当CP1时，CP0，从触发器被封锁，保持原状态不变：主触发器工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP=0、CP1。主触发器被封锁，输入信号R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的状态。特点： （1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。 （2）CP一旦变为0后，主触发器被封锁，其状态不再受R、S影响，因此不会有空翻现象。,二、 主从JK触发器,主从RS触发器的缺点： 使用时有约束条件 RS=0。,1电路结构,为此，将触发器的两个互补的输出端信号通过两根反馈线分别引到输入端的G
12、7、G8门，这样，就构成了JK触发器。,J,K,Q,&,G,1,2,G,Q,&,&,G,&,7,G,8,CP,5,&,4,&,&,&,1,6,G,G,G,Q,G,G,3,Q,9,2逻辑功能,(1）功能表：,（2）特性方程：,（3）状态转换图,（4）驱动表,例5.2.1 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。,在画主从触发器的波形图时，应注意以下两点： （1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿） （2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。,3主从T触发器和T触发器,如果将JK触发器的J和K相连作为T输入端就构成了T触
13、发器。 T触发器特性方程：,当T触发器的输入控制端为T=1时，称为T触发器。T触发器的特性方程为：,4主从JK触发器存在的问题一次变化现象,例5.2.2 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。 解：画出输出波形如图示。,由此看出，主从JK触发器在CP=1期间，主触发器只变化（翻转）一次，这种现象称为一次变化现象。,D触发器只有一个触发输入端D，因此，逻辑关系非常简单；,D触发器的特性方程为：Qn+1=D,三、维持阻塞边沿D触发器,1D触发器的逻辑功能,D触发器的状态转换图：,D触发器的驱动表：,2维持阻塞边沿D触发器的结构及工作原理,（1）同步D触发器：
14、,该电路满足D触发器 的逻辑功能，但有 同步触发器的空翻现象。,（2）维持阻塞边沿D触发器,为了克服空翻，并具有边沿触发器的特性，在原电路的基础上引入三根反馈线L1、L2、L3。,维持阻塞触发器是利用了维持线和阻塞线，将触发器的触发翻转控制在CP上跳沿到来的一瞬间，并接收CP上跳沿到来前一瞬间的D信号。维持阻塞触发器因此而得名。,CP,&,&,&,&,5,G,6,G,3,G,G,4,3,4,5,6,&,&,G,G,1,2,Q,Q,D,Q,Q,Q,Q,L,1,例5.3.1 已知维持阻塞D触发器的输入波形，画出输出 波形图。,解：在波形图时，应注意以下两点： （1）触发器的触发翻转发生在CP的上升
15、沿。 （2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。 根据D触发器的功能表，可画出输出端Q的波形图。,（3）触发器的直接置0和置1端,RD直接置0端，低电平有效；SD直接置1端；低电平有效。,RD和SD不受CP和D信号的影响，具有最高的优先级。,四、CMOS主从结构的边沿触发器,1电路结构:由CMOS逻辑门和CMOS传输门组成主从D触发器。,由于引入了传输门，该电路虽为主从结构，却没有一次变化问题， 具有边沿触发器的特性。,该触发器是在利用4个传输门交替地开通和关闭将触发器的触发翻转控制在CP下跳沿到来的一瞬间，并接收CP下跳沿到来前一瞬间的D信号。,2工作原理,触发器的触发翻
16、转分为两个节拍： （1）当CP变为1时，TG1开通，TG2关闭。主触发器接收D信号。 同时，TG3关闭，TG4开通，从触发器保持原状态不变。 （2）当CP由1变为0时，TG1关闭，TG2开通，主触发器自保持。 同时，TG3开通，TG4关闭，从触发器接收主触发器的状态。,3 具有直接置0端RD和直接置1端SD的CMOS边沿D触发器,53,Q,Q,C1,D,同步触发器 主从触发器 边沿触发器,总结:不同结构的同一种触发器具有相同 的功能,不同的是时钟触发方式.,1TTL主从JK触发器74LS72,特点：（1）有3个J端和3个K端，它们之间是与逻辑关系。 （2）带有直接置0端RD和直接置1端SD，都
17、为低电平有效，不用时应接高电平。 （3）为主从型结构，CP下跳沿触发。,五 、 集成触发器,2高速CMOS边沿D触发器74HC74特点：（1）单输入端的双D触发器。 （2）它们都带有直接置0端RD和直接置1端SD，为低电平有效。 （3）为CMOS边沿触发器，CP上升沿触发。,56,5.4 触发器的逻辑功能,（1）特性方程由功能表画出卡诺图得特性方程：,（2）状态转换图状态转换图表示触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号的要求。,（3）驱动表 驱动表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。,（4）波形图触发器的功能也可以用输入
18、输出波形图直观地表示出来。,一触发器的功能描述方法,1.用JK触发器转换成其他功能的触发器 （1）JKD 分别写出JK触发器和D触发器的特性方程,比较得：,画出逻辑图：,二触发器的功能转换,（2）JKT（T）,写出T触发器的特性方程：,与JK触发器的特性方程比较， 得：J=T，K=T。,令T=1，即可得T触发器。,2用D触发器转换成其他功能的触发器,（1）DJK 写出D触发器和JK触发器的特性方程：,比较两式，得：,画出逻辑图。,（2）DT 图（b）（3）DT 图（c）,三、触发器应用举例,例5.4.1 设计一个3人抢答电路。3人A、B、C各控制一个按键开关KA、KB、KC和一个发光二极管DA
19、、DB、DC。谁先按下开关，谁的发光二极管亮，同时使其他人的抢答信号无效。,利用触发器的“记忆”作用，使抢答电路工作更可靠、稳定。,本章小结,1触发器有两个基本性质：（1）在一定条件下，触发器可维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。 2描写触发器逻辑功能的方法主要有特性表、特性方程、驱动表、状态转换图和波形图(又称时序图)等。 3按照结构不同，触发器可分为：(1) 基本RS触发器，为电平触发方式。(2) 同步触发器，为脉冲触发方式。(3) 主从触发器，为脉冲触发方式。(4) 边沿触发器，为边沿触发方式。 4根据逻辑功能的不同，触发器可分为：(1) RS触发器 (2) JK触发器 (3) D触发器 (4) T触发器 （T触发器 ） 5同一电路结构的触发器可以做成不同的逻辑功能；同一逻辑功能的触发器可以用不同的电路结构来实现。 6利用特性方程可实现不同功能触发器间逻辑功能的相互转换。,
