1、第8章 存储器及可编程逻辑器件,8.1 半导体存储器 8.2 可编程逻辑器件简介,8. 1半导体存储器,下一页,返回,8.1.1随机存取存储器,1.随机存取存储器存储单元,上一页,下一页,返回,2. RAM的基本结构和工作原理,电路结构：存储矩阵地址译码器读/写控制电路 信号线：数据线地址线控制线,上一页,下一页,返回,控制信号：,片选信号,有读/写控制信号,8.1.2 只读存储器,电路结构：存储矩阵地址译码器控制逻辑三态数据缓冲器,上一页,下一页,返回,8. 2 可编程逻辑器件简介,8. 2. 1概述专用集成电路ASIC是一种专门为某一应用领域或为专门用户需要而设计制造的LSI或VLSI电路
2、。可编程逻辑器件(PLD)是ASIC的一个重要分支，厂家生产半定制电路，用户利用软、硬件开发工具对器件进行设计和编程，使之实现所需要的逻辑功能。,下一页,返回,可编程器件按集成度分有低密度PLD ( LDPLD)和高密度PLD (HDPLD)两类。LDPLD主要产品有PROM、现场可编程逻辑阵列(FPLA )、可编程阵列逻辑(PAL)和通用阵列逻辑(GAL)等。HDPLD包括可擦除、可编程逻辑器件(EPLD )、复杂可编程逻辑器件(CPLD)和现场可编程门阵列(FPGA) ，,上一页,下一页,返回,PLD表示法,返回,基本门的PLD表T法,返回,8. 2可编程逻辑器件简介,(1)硬线连接:硬线
3、连接是固定连接，不能用编程加以改变。 (2)编程连接:通过编程实现接通的连接。 (3)编程断开:通过编程以使该处连接呈断开状态。图8 -9中给出了几种基本门在PLD表示法中的表达形式。一个四输入与门在PLD表示法中的表示如图8 -9(a)所示，L1=ABCD，通常把A、B、C、D称为输入项，L1称为乘积项(简称积项)。一个四输入或门如图8-9 (b)所示，其中L2=A+B+C+D。缓冲器有互补输出，如图8 -9(c)所示。,上一页,下一页,返回,8. 2. 2 普通可编程逻辑器件,1. 可编程逻辑阵列(PAL),上一页,下一页,返回,8. 2可编程逻辑器件简介,2.可编程通用阵列逻辑 可编程通
4、用阵列逻辑(GAL)是在PAL基础上发展起来的新一代逻辑器件，它继承了PAL的与或阵列结构，又利用灵活的输出逻辑宏单元OLMC来增强输出功能。 (1)GAL的基本结构 图8-11给出了可编程通用阵列逻辑器件GAL16V8内部逻辑结构及相应引脚分布。(2)由图可知，GAL16V8内部逻辑结构由5部分组成 8个输入缓冲器(引脚29作为输入)。 8个输出缓冲器(引脚1219作为输出缓冲器的输出)。,上一页,下一页,返回,8. 2可编程逻辑器件简介,8个反馈/输入缓冲器(将输出反馈给与门阵列，或将输出端用作为输入端)。 可编程与门阵列(由8 x8个与门构成，形成64个乘积项，每个与门有32个输入，其中
5、16个来自输入缓冲器，另16个来自反馈/输入缓冲器)。 8个输出逻辑宏单元(OLMC1219，或门阵列包含其中)。 除以上5个组成部分外，该器件还有一个系统时钟CK的输入端(引脚1)、一个输出三态控制端OE(引脚11)、一个电源VCC端(引脚20)和一个接地端(引脚10)。,上一页,下一页,返回,8. 2可编程逻辑器件简介,( 3 ) GAL的每一个输出端都对应有一个输出逻辑宏单元OLMC 。OLMC主要由4部分组成: 或门阵列(8输入或门阵列，其中一个输入受控制。 异或门(异或门用于控制输出信号极性，XOR ( n ) = 0输出低电平有效，XOR(n)=1输出高电平效，n为输出引脚号) 正
6、边沿触发的D触发器(锁存或门输出状态，使GAL适用于时序逻辑电路)。 4个数据选择器(MUX)。 数据选择器包括乘积项数据选择器PTMUX、三态数据选择器STMUX、反馈数据选择器FMUX和输出数据选择器OMUX。,上一页,下一页,返回,8. 2可编程逻辑器件简介,3.结构控制字 GAL16V8的各种配置是经结构控制字来控制的。GAL16V8的结构控制字如图8-12所示，控制字中XOR ( n)和AC1(n)里的数字n分别表示对输出引脚号为n的OLMC控制。 结构控制字中各位功能如下: 同步位SYN 。SYN用以确定GAL器件具有组合逻辑输出功能还是时序逻辑输出功能。SYN = 1，具有组合型
7、输出能力;SYN = 0 , GAL具有寄存器型输出能力。 结构控制位ACO。这一位ACO对8个OLMC是公共的，它与各OLMC ( n)的各自AC1(n)一起控制OLMC(n)中的各个数据选择器。,上一页,下一页,返回,8. 2可编程逻辑器件简介,结构控制位AC1。共有8个AC1 ，每个AC1(n)控制一个OLMC(n)。 极性控制位XOR(n)。8个XQR通过相应OLMC中的异或门实现对各个输出极性的控制。 乘积项(PT)禁止位。共有64位，分别控制与门阵列的64个乘积项(PT0PT63 )。 通过对结构控制字的编程，可以控制GAL的工作模式。 4. GAL的工作模式 GAL16V8有3种
8、工作模式，即简单型、复杂型和寄存器型。在简单型工作模式下，GAL内无反馈通路。在复杂型工作模式下，GAL内存在反馈通路。在寄存器型工作模式下，至少有一个OLMC工作在寄存器输出模式。,上一页,下一页,返回,8. 2可编程逻辑器件简介,8. 2. 3复杂可编程逻辑器件 复杂可编程逻辑器件(Complex Programmable Logic Device, CPLD )，是从PA L和GAL器件发展起来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围，是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的日标
9、文件，通过下载将代码传送到日标芯片中，实现设计的数字系统。 它具有编程灵活、集成度高、设计开发周期短、适用范围广、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产(一般在10 000件以下)之中。,上一页,下一页,返回,8. 2可编程逻辑器件简介,几乎所有应用中、小规模通用数字集成电路的场合均可应用CPLD器件。CPLD器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。 CPLD主要是由逻辑阵列块(LAB)、可编程I/ 0单元、可编程连线阵列(
10、PLA )。基本结构如图8-13所示。,上一页,下一页,返回,8. 2可编程逻辑器件简介,8. 2. 4现场可编程门阵列 现场可编程门阵列(Field一Prorammahle Gate Array , FPGA)是在PAL、 GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA内部包括可配置逻辑模块(Configurable Lo惑。Block, CLB ),输出输入模块( Input Output Block, IOB)和内部连线(Interconnec
11、t ) 3个部分。FPGA的基本特点主要如下。 (1)采用FPGA设计ASIC电路，用户不需要投入生产就能得到合适的芯片。 (2 ) FPGA可做其他全定制或半定制ASIC电路的中试样片。,上一页,下一页,返回,8. 2可编程逻辑器件简介,(3)FPGA内部有丰富的触发器和I/O引脚。 (4)FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 (5)FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。 可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 目前FPGA的品种很多，有XILINX公司的XC系列、TI公司的TPC系列、AL
12、TERA公司的FIE X系列等。,上一页,下一页,返回,8. 2可编程逻辑器件简介,FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成自片，内部逻辑关系消失，因此，FP(A能够反复使用。FPGA的编程无须专用的FPGA编程器，只需用通用的EPROM , PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能因此
13、，FPGA的使用非常灵活。 FPGA有多种配置模式:并行主模式为一片FPGA加一片EPROM的方式;主从模式可以支持一片PROM编程多片FPGA;串行模式可以采用串行PROM编程FPGA;外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。,上一页,下一页,返回,8. 2可编程逻辑器件简介,8. 2. 5可编程逻辑器件的开发和应用简介 1. PLD的基本设计方法 PLD的开发是指利用开发系统的软件和硬件对PLD进行设计和编程的过程。其设计过程如图8-14所示。大体上有以下5个步骤。 (1)设计准备。首先应分析设计要求，预估电路形式与规模，从而选择合适的PLD一般所设计电路需用的I/O
14、端数量和GLB数量不要超过所选芯片所能提供数量的80 %。然后根据选定的PLD确定应采用何种设计开发工具。 (2)设计输入。设计输入在软件开发工具上进行。对于低密度PLD，可采用像ABEL这样的简单开发软件，可采用逻辑方程输入方式。,上一页,下一页,返回,8. 2可编程逻辑器件简介,对于高密度PLD，可采用逻辑电路图、VHDL语言(即超高速集成电路硬件描述语言)和波形图等输入方式。设计输入时，应尽量调用设计软件中所提供的元件。 (3)设计处理。开发软件首先对设计输人的文件进行“语法检查、编译和逻辑优化”，这一步通过后，将进行“连接与适配”，其作用是自动进行布局布线设计。“连接与适配”通过后，将
15、产生标准JEDEC文件，并自动生成一个有关设计信息的设计报告。 (4)功能仿真。在设计输入和设计处理过程都要进行功能仿真和时序仿真。功能仿真是在设计输入完成以后的逻辑功能检证，又称为前仿真。时序仿真在选择好器件并完成布局、布线之后进行，又称为后仿真或定时仿真。,上一页,下一页,返回,8. 2可编程逻辑器件简介,(5)器件编程。编程即将JEDEC文件下载到器件中，使PLD具有所设计的逻辑功能.普通PLD要用编程器进行下载。也就是把待编程的器件插入编程器的插座内，使用编程器配套的编程软件就可以将JEDEC文件写入PLD芯片。 2.应用简介 PLD的应用非常广泛，这里通过具体实例简单说明PLD的实际
16、应用。 试用PAL 16 L8完成74LS138三线一八线译码器功能，并增加一个输出使能端OE(低电平有效)。,上一页,下一页,返回,8. 2可编程逻辑器件简介,设计思路如下:三线一八线译码器有3个输入A、B、C, 8个低电平有效的输出Y0Y7个使能输入端EN1和低电平有效的 ，1个低电平有效的输出使能端OE。当OE=0时，有由表达式可知每个输出都是一个乘积项，就此编程可得一个三态的三线-八线译码器。 编程后PAL16LV8内部结构如图8-15所示 。 ?想一想:CPLD和FPGA各有什么特点?,上一页,返回,本章小结,半导体存储器是现代数字系统特别是计算机中的重要组成部分，它可分为RAM和R
17、OM两大类，绝大多数属于MOS工艺制成的大规模集成电路。 RAM是一种易失性的读写存储器，它存储的数据随电源掉电而消失。它包含有SRAM和DRAM两种类型，前者用触发器记忆数据，后者靠MOS管栅极电容存储数据。 ROM是一种非易失性的存储器，它存储的是固定数据，一般只能被读出。根据写入方式的不同，ROM可分为固定ROM和可编程ROM。后者又可细分为PROM和EPROM等。,返回,下一页,本章小结,当前，可编程逻辑器件(PLD)的应用领域越来越广泛，用户可以根据需要自行设计该类器件的逻辑功能。它们具有集成度高、可靠性高、处理速度快和保密型好等特点。PAL和GAL是两种典型的可编程逻辑器件，其电路
18、核心都是与或阵列。但PAL具有更强的功能和灵活性。 CPLD是在GAL基拙上发展起来的复杂可编程逻辑器件，采用先进的EZCMOS工艺，集成度更高，且可以系统编程。 FPGA认是基于SRAM的可编程器件，它以功能很强的CLB作为基本逻辑单元，可以实现各种复杂的逻辑功能，同时还兼做RAM使用。,返回,图8-1存储器的分类,返回,图8-2三管动态存储单元,返回,图8-3 RAM的结构,返回,图8-4 256 x 4存储矩阵,返回,图8-5输人/输出控制电路,返回,图8-6ROM存储阵列,返回,图8-7PROM阵列结构,返回,图 8-8 PLD表T法,(a)PLD电路;(b)3种连接,返回,图8-9基本门的PLD表T法,(a)与门;(b)或门;(c)输入缓冲器; (d)输人缓冲器;(e)默认连接和等效表示,返回,图8-10 PAL的基本结构,(a)PAL编程前;(b)PAL编程后,返回,图8-11通用可编程阵列逻辑器件GAL16V8内部逻辑结构,返回,图8-12 GAL16L8结构控制字,返回,图8-13 CPLD的结构,返回,图8-14 可编程器件的设计流程,返回,图8-15 PAL16LV8实现份态74LS13功能,返回,
