1、. .Word 完美格式计算机组成原理一, 计算机系统概述(一 ) 计算机发展历程第一台电子计算机 ENIAC 诞生于 1946 年美国宾夕法尼亚大学.ENIAC 用了 18000 电子管,1500 继电器, 重 30 吨,占地 170m2,耗电 140kw,每秒计算 5000 次加法.冯诺依曼(VanNeumann)首次提出存储程序概念,将数据和程序一起放在存储器,使编程更加方便.50 年来,虽然对冯诺依曼机进行很多改革,但结构变化不大,仍称冯 诺依曼机.一般把计算机的发展分为五个阶段:发展阶段 时间 硬件技术 速度/(次/秒)第一代 1946-1957 电子管计算机时代 40 000第二代
2、 1958-1964 晶体管计算机时代 200 000第三代 1965-1971 中小规模集成电路计算机时代 1 000 000第四代 1972-1977 大规模集成电路计算机时代 10 000 000第五代 1978-现在 超大规模集成电路计算机时代 100 000 000ENIAC(Electronic Numerical Integrator And Computer)电子数 字积分机和计算机EDVAC(Electronic Discrete Variable Automatic Computer)电子离散变量计算机 组成原理是讲硬件结构的 系统结构是讲结构设计的 摩尔定律 微芯片上的集
3、成管数目每 3 年翻两番.处理器的处理速度每 18 个月增长一倍.每代芯片的成本大约为前一代芯片成本的两倍新摩尔定律 全球入网量每 6 个月翻一番.数学家冯诺依曼(von Neumann)在研究 EDVAC 机时提出了“ 储存程序”的概念.以此为基础的各类计算机通称为冯诺依曼机. 它有如下特点:计算机由运算器,控制器,存储器,输入和输出五部分组成指令和数据以同等的地位存放于存储器内,并可按地址寻访指令和数据均用二进制数表示指令由操作码和地址码组成,操作码用来表示操作的性质, 地址码用来表示操作数在存储器中的位置指令在存储器内按顺序存放机器以运算器为中心,输入输出设备与存储器间的数据传送通过运算
4、器完成图中各部件的功能运算器用来完成算术运算和逻辑运算并将的中间结果暂存在运算器内存储器用来存放数据和程序控制器用来控制,指挥程序和数据的输入,运行以及处理运行结果输入设备用来将人们熟悉的信息转换为机器识别的信息输出设备将机器运算结果转为人熟悉的信息形式. .Word 完美格式运算器最少包括 3 个寄存器(现代计算机内部往往设有通用寄存器)和一个算术逻辑单元(ALU Arithmetic Logic Unit).其中 ACC(Accumulator)为累加器 ,MQ(Multiplier-Quotient Register)为乘商寄存器,X 为操作数寄存器,这 3个寄存器在完成不同运算时,说存
5、放的操作数类别也各不相同. .Word 完美格式计算机的主要硬件指标 . .Word 完美格式(4.a) 主机完成一条指令的过程以取数指令为例(4.b) 主机完成一 条指令的过程以存数指令为例. .Word 完美格式(二 ) 计算机系统层次结构1. 计 算机硬件的基本组成计算机硬件主要指计算机的实体部分,通常有运算器, 控制器,存储器 ,输入和输出五部分.CPU 是指将运算器和控制器集成到一个电路芯片中.2. 计 算机 软件的分 类计算机软件按照面向对象的不同可分两类:系统软件:用于管理整个计算机系统, 合理分配系统资源,确保计算机正常高效地 运行,这类软件面向系统.(包括:标准程序库, 语言
6、处理程序,OS,服务程序, 数据库管理系统,网络软件)应用软件:是面向用户根据用户的特殊要求编制的应用程序, 这类软件通常实现用户的某类要求.3. 计 算机的工作过程(1)计算机的工作过程就是执行指令的 过程指令由操作码和操作数组成:操作码指明本指令完成的操作地址码指明本指令的操作对象(2)指令的存储 指令按照存储 器的地址顺序连续的存放在存储 器中.(3)指令的读取 为了纪录程序的执行过程, 需要一个记录读取指令地址的寄存器, 称为指令地址寄存器,或者程序计数器.指令的读取就可以根据程序计数器所指出的指令地址来决定读取的指令,由于指令通常按照地址增加的顺序存放,故此, 每次读取一条指令之后,
7、程序计数器加一就为读取下一 条指令做好准备.(4)执行指令的过程 在控制器的控制下 ,完成以下三个阶段任务:1)取指令阶段 按照程序计数器取出指令,程序计数器加一2)指令译码阶 段 分析操作码,决定操作内容,并准备操作数3)指令执 行阶段 执行操作码所指定内容(三 ) 计算机性能指标1. 吞 吐量 ,响应时间(1) 吞吐量: 单位时间内的数据输出数量.(2) 响应时间: 从事件开始到事件结束的时间,也称执行时间.2. CPU 时钟周期,主频,CPI,CPU 执行时间操作码 地址码. .Word 完美格式(1) CPU 时钟周期:机器主频的倒数,T C(2)主频:CPU 工作主时钟的频率,机器主
8、 频 Rc(3)CPI:执 行一条指令所需要的平均时钟周期(4)CPU 执 行时间 :TCPU=InCPITCIn 执行程序中指令的 总数CPI 执行每条指令所需的平均时钟周期数TC时钟周期时间的长度3. MIPS,MFLOPS(1)MIPS:(Million Instructions Per Second) Te:执 行该 程序的总时间=指令条数/(MIPS )In:执 行该 程序的总 指令数Rc:时钟周期 Tc 的到 数MIPS 只适合评价标量机,不适合评价向量机. 标量机执行一条指令 ,得到一个运行结果.而向量机执行一条指令,可以得到多个运算结果.(2) MFLOPS: (Million
9、 Floating Point Operations Per Second)MFLOPS=Ifn/(Te )Ifn:程序中浮点数的运算次数MFLOPS 测量单位比较适合于衡量向量机的性能.一般而言,同一程序运行在不同的计算机上时往往会执行不同数量的指令数,但所执行的浮点数个数常常是相同的.特点：1. MFLOPS 取决于机器和程序两方面,不能反映整体情况,只能反映浮点运算情况2. 同一机器的浮点运算具有一定的同类可比性,而非同类浮点操作仍无可比性当前微处理器的发展重点进一步提高复杂度来提高处理器性能通过线程进程级的并发性提高处理器性能将存储器集成到处理器芯片来提高处理器性能发展嵌入式处理器软件
10、开发有以下几个特点1) 开发周期长2) 制作成本昂贵3) 检测软件产品质量的特殊性计算机的展望一、计算机具有类似人脑的一些超级智能功能要求计算机的速度达 1015/秒 二、芯片集成度的提高受以下三方面的限制 芯片集成度受物理极限的制约. .Word 完美格式 按几何级数递增的制作成本 芯片的功耗、散热、线延迟计算机辅助设计 CAD 计算机辅 助制造 CAM计算机辅助工艺规划 Computer Aided Process Planning CAPP计算机辅助工程 Computer Aided Engineering CAE计算机辅助教学 Computer Assisted Instruction
11、 CAI科学计算和数据处理工业控制和实时控制网络技术应用虚拟现实办公自动化和管理信息系统 Computer Aided DesignCAD,CAM,CIMS Computer Aided Manufacturing多媒体技术 Computer Integrated Manufacturing System人工智能,模式识别,文字/ 语音识别,语言翻译, 专家系统,机器人二, 数据的表示和运算(一 ) 数制与编码1. 进 位计 数制及其相互 转换1)进位计 数制进 位 计 数 制 是 指 按 照 进 位 制 的 方 法 表 示 数 ,不 同 的 数 制 均 涉 及 两 个 基 本 概 念 :基
12、数 和 权 .基数:进位计数制中所拥有数字的个数.权:每位数字的值等于数字乘以所在位数的相关常数, 这个常数就是权.任意一个 R 进制数 X,设整数部分为 n 位,小数部分为 m 位, 则 X 可表示为:Xa n-1rn-1 + an-2rn-2 + + a0r0 + a-1r-1 + a-2r-2 + + a-mr-m(X)r = mniiK12)不同数 制间的数 据转换 (1)二,八,十六进制数转换成十进制数. .Word 完美格式利用上面讲到的公式: (N)2=Di2i ,(N)8=Di8i, (N)16=Di16i,进行计算.(2)十进制数转换成二进制数通常要对一个数的整数部分和小数部
13、分分别进行处理,各自得出结果后再合并. 对整数部分,一般采用除 2 取余数法, 其规则如下:将十进制数除以 2,所得余数(0 或 1)即为对应二进制数最低位的值.然后对上次所得商除以 2,所得余数即为二进制数次低位的值,如此进行下去,直到商等于 0 为止,最后得的余数 是所求二进制数最高位的值. 对小数部分,一般用乘 2 取整数法, 其规则如下:将十进制数乘以 2,所得乘积的整数部分即为对应二进制小数最高位的值,然后对所余数的小数部分部分乘以2,所得乘 积的整数 部分为次高位的 值, 如此进行下去,直到乘积的小数 部分为 0,或结果已满足所需精度要求为止.(3)二进制数, 八进制数和十六进制数
14、之间的转换八进制数和十六进制数是从二进制数演变而来的:由 3 位二进制数组成 1 位八进制数;由 4 位二进制数组成 1 位十六进制数.对一个兼有整数和小数部分的数以小数点为界,小数点前后的数分别分组进行处理,不足的位数用 0 补足.对 整 数 部 分 将 0 补 在 数 的 左 侧 ,对 小 数 部 分 将 0 补 在 数 的 右 侧 .这 样 数 值 不 会 发 生 差 错 .2. 真 值和机器 数真值:数据的数值通常以正(+)负(-)号后跟绝对值来表示,称之为“真值”. 机器数:在计算机中正负号也需要数字化, 一般用 0 表示正号,1 表示 负号.把符号数字化的数成为机器数.3. BCD
15、 码 (Binary Coded Decimal 以二进制编码的十进制码)在计算机中采用 4 位二进制码对每个十进制数位进行编码.4 位二进制码有 16 种不同的组合,从中选出 10 种来表示十进制数位的 09,用 0000,0001,1001 分别表示 0,1,9,每个数位内部满足二进制规则,而数位之间满足十进制规则,故称这种编码为“ 以二进制编码的十进制(binary coded decima1,简称 BCD)码”.在 计 算 机 内 部 实 现 BCD 码 算 术 运 算 ,要 对 运 算 结 果 进 行 修 正 ,对 加 法 运 算 的 修 正 规 则 是 :如果两个一位 BCD 码相
16、加之和小于或等于(1001)2, 即(9)10, 不需要修正;如相加之和大于或等于(1010)2,或者产生进位,要进行加 6 修正,如果有进位,要向高位进位.4. 字符 与 字符串在计算机中要对字符进行识别和处理,必须通过编码的方法, 按照一定的规则将字符用一组二进制数编码表示. 字符的编码方式有多种,常见的编码有 ASCII 码,EBCDIC 码等.1)ASCII 码(American Standard Code for Information Interchange 美国信息交换标准码)ASCII 码 用 7 位二进制表示一个字符,总共 128 个字符元素,包括 10 个十进制数字(0-9
17、),52 个英文字母(A-Z和 a-z),34 专用符号和 32 控制符号 .2)EBCDIC 码为 Extended Binary Coded Decimal Interchange Code 的简称,它采用 8 位来表示一个字符.3)字符串的存放向量存储法:字符串存储时,字符串中的所有元素在物理上是邻接的.串表存储法:字符串的每个字符代码后面设置一个链接字, 用于指出下一个字符的存储单元的地址.5. 校 验码 Check Digit数据校验码是一种常用的带有发现某些错误或自动改错能力的数据编码方法.其实现原理,是加进一些冗余码, 使合法数据编码出现某些错误时,就成 为非法编码.这样,可以通
18、过检测编码的合法性来达到发现错误的目的. 合理地安排非法编码数量和编码规则, 可以提高发. .Word 完美格式现错误的能力,或达到自动改正错误的目的. 码距:码距根据任意两个合法码之间至少有几个二进制位不相同而确定的,仅有一位不同, 称其码距为 1.1)奇偶校验码(Parity Bit)WIKI(开销最小, 能发现数据代码中一位出错情况的编码,常用于存储器读写检查或 ASCII 字符或其它类型的信息传输的检查)P216它的实现原理,是使码距由 1 增加到 2.若编码中有 1 位二进制数出错 了, 即由 1 变成 0,或者由 0 变成 1.这样出错的编码就成为非法编码,就可以知道出现了错误.
19、在原有的编码之上再增加一位校验位, 原编码 n 位, 形成新的编码为 n+1 位.增加的方法有 2 种:奇校验:增加位的 0 或 1 要保证整个编码中 1 的个数为奇数个.偶校验:增加位的 0 或 1 要保证整个编码中 1 的个数为偶数个. 2)海明校验码(Hamming Code)P100实现原理,在数据中加入几个校验位, 并把数据的每一个二进制位分配在几个奇偶校验组中. 当某一位出错就会引起有关的几个校验组的值发生变化,这不但可以发现出错, 还能指出是哪一位出错, 为自动纠错提供了依据.假设校验位的个数为 r,则它能表示 2r 个信息,用其中的一个信息指出“没有错误”,其余 2r-1 个信
20、息指出错误发生在哪一位.然而错误也可能发生在校验位, 因此只有k=2r-1-r 个信息能用于纠正被传送数据的位数, 也就是说要满足关系:2r k+r+1 3)CRC 校验码(Cyclic Redundancy Check 循环冗余校验)P144CRC 校验码一般是指 k 位信息之后拼接 r 位校验码. 关键问题是如何 从 k 位信息方便地得到 r 位校验码,以如何从位 k+r 信息码判断是否出错.将带编码的 k 位有效信息位组表 达为多项式:式 Ci 中为 0 或 1.若将信息位左移 r 位,则可表示为多项式 M(x).xr.这样就可以空出 r 位,以便拼接 r 位校验位.CRC 码是用多项式
21、 M(x).xr 除以生成多项式 G(x)所得的余数作为校验码的.为了得到 r 位余数,G(x) 必须是r+1 位.设所得的余数表达式为 R(x),商为 Q(x).将余数拼接在信息位组左移 r 位空出的 r 位上,就构成了 CRC 码,这个码的可用多项式表达为:M(x)xr+R(x)=Q(x)G(x)+R(x)+R(x)=Q(x)G(x)+R(x)+R(x)=Q(x)G(x)因此,所得 CRC 码可被 G(x)表示的数码除尽.将收到的 CRC 码用约定的生成多 项式 G(x)去除, 如果无错,余数应为 0,有某一位出错,余数不为 0. (二 ) 定点数的表示和运算1. 定点 数 的表示1)无符
22、号数 的表示无符号数就是指正整数,机器字长的全部位数均用来表示数值的大小,相当于数的绝对值.对于字长为 n+1 位的无符号数的表示范围为: 0 -12)带符号数 的表示 (真值范围-n-1 n). .Word 完美格式带符号数是指在计算机中将数的符号数码化.在计算机中, 一般规定二进制的最高位为符号位, 最高位为“0” 表示该数为正,为“1”表示该数为负. 这种在机器中使用符号位也被数码化的数称为机器数.根据符号位和数值位的编码方法不同,机器数分为原码, 补码和反码.(1)原码表示法机器数的最高位为符号位,0 表示正数,1 表示负数,数值跟随其后,并 以绝对值形式给出.这是与真值最接近的一种表
23、示形式.原码的定义:(2)补码表示法机器数的最高位为符号位,0 表示正数,1 表示负数,其定义如下:(3)反码表示法机器数的最高位为符号,0 表示正数,1 表示负数.反码的定义:原码 补码 反码整数 (mod ) (mod( )小数 (mod 2) (mod(2- )0=0.0000 =1.0000=0.0000 =0.0000 =1.1111负数原码求反+1 负数每位求反移码 移码表示中零也是唯一的真值的移码和补码仅差一个符号位.若将补码的符号位由 0 改为 1 或从 1 改为 0 即可得到真值的移码乘法运算可用移码和加法来实现,两个 n 位数相乘, 总共要进行 n 次加法运算和 n 次移位
24、运算三种机器数的特点可以归纳为：三种机器数的最高位均为符号位.符号位和数值位之间可用“.”( 对于小数)或“,”(对于整数)隔开当真值为正时, 原码, 补码和反码的表示形式均相同, 即符号位用“0” 表示,数值部分与真值部分相同当真值为负时, 原码, 补码和反码的表示形式不同, 其它符号位都用“1”表示,而数值部分有这样的关系,即补码是原码的“求反加 1”,反 码是原码的“ 每位求反 ”.2. 定点 数 的运算1)定点数 的位移运 算左移,绝对值扩大;右移, 绝对值缩小.算术移位规则符号位不变. .Word 完美格式码制 添补代码正数 0原 0右移添 0补左移添 1负数反 1算术移位和逻辑移位
25、的区别:算术移位:带符号数移位;逻辑移位:无符号数移位; 2)原码定点 数的加 /减运算;对原码表示的两个操作数进行加减运算时,计算机的实际操作是加还是减,不仅取决指令中的操作码, 还取决于两个操作数的符号.而且运算结果的符号判断也较复杂.例如,加法指令指示做(A)( B)由于一操作数为负,实际操作是做减法(A)-(+B), 结果符号与绝对值大的符号相同. 同理, 在 减法指令中指示做( A)(B)实际操作做加法(A) (B),结果与被减数符号相同.由于原码加减法比较繁琐,相应地需要由复杂 的硬件逻辑才能实现, 因此在计算机中很少被采用.3)补码定点 数的加 /减运算;(1) 加法 整数 A补
26、 + B补 = A+B补 (mod 2n+1)小数 A补 + B补 = A+B补 (mod 2)(2) 减法 整数 A补 - B补 = A+(-B)补 =A补 + -B补 (mod 2n+1)小数 A补 - B补 = A+(-B)补 =A补 + -B补 (mod 2)无需符号判定,连同符号位一起相加, 符号位产生的进位自然丢掉4)定点数 的乘/除运算(1)一位乘法原码定点一位乘法 两个原码数相乘,其乘积的符号为相乘两数的异或值, 数值两数绝对值之积.设 X原 =X0 X1 X2 Xn Y原 =Y0 Y1 Y2 YnXY原 =X原 Y原 = (X0Y0)(X1 X2 Xn)(Y1 Y2 Yn)符
27、号 表示把符号位和数值邻接起来. . .Word 完美格式原码两位乘和原码一位乘比较原码一位乘 原码两位乘符号位操作数 绝对值 绝对值的补码移位 逻辑右移 算术右移移位次数 n最多加法次数 n定点补码一位乘法有的机器为方便加减法运算,数据以补码形式存放. 乘法直接用补码进行, 减少转换次数.具体规则如下:XY补 =X补 (Y0 + 0. Y1 Y2 Yn ). .Word 完美格式布斯法“布斯公式”: 在乘数 Yn 后添加 Yn+1=0.按照 Yn+1 ,Yn 相邻两位的三种情况,其运算规则如下:(1) Yn+1 ,Yn =0( Yn+1 Yn =00 或 11),部分积加 0,右移 1 位;
28、(2) Yn+1 ,Yn =1( Yn+1 Yn =10) ,部分积加X 补 ,右移 1 位;(3) Yn+1 ,Yn =-1( Yn+1 Yn =01) ,部分积加X 补 ,右移 1 位 最后一步不移位.(2)两位乘法原码两位乘法,因此实际操作用 Yi-1,Yi,C 三位来控制, 运算规则如下Yi-1 Yi C 操作. .Word 完美格式0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1+0, 右移 2 位 0C +X, 右移 2 位 0C +X, 右移 2 位 0C +2X, 右移 2 位 0C +2X, 右移 2 位 0C -X, 右移 2 位 1C -X
29、, 右移 2 位 1C +0, 右移 2 位 1C 补码两位乘法根据前述的布斯算法,将两步合并成一步, 即可推导出补码两位乘的公式.Yn-i-1 Yn-i Yn-i+1 Pi+2补0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1+0, 右移 2 位 +X补 , 右移 2 位 +X补 , 右移 2 位 +2X补 , 右移 2 位 -2X补 , 右移 2 位 -X补 , 右移 2 位 -X补 , 右移 2 位 +0, 右移 2 位 求部分积的次数和右移操作的控制问题.当乘数由 1 位符号位和以 n(奇 数)位数据位组成时, 求部分积的次数为(1n) 2, 而且最后一
30、次的右移操作只右移一位.若数值位本身为偶数 n,可采用下述两种方法之一:可在乘数的最后一位补一个 0,乘数的数据位就成为奇数, 而且其值 不变, 求部分积的次数为 1+(n+l)/2,即n/2 1,最后一次右移操作也只右移一位.乘数增加一位符号位,使总位数仍为偶数, 此时求部分积的次数为 n/2+1,而且最后一次不再执行右移操作. .Word 完美格式(3)补码除法笔算除法和机器除法的比较笔算除法 机器除法商符单独处理 符号位异或形成心算上商余数 不动 低位补“0”减右移一位 的除数余数 左移一位 低位补“0”减 除数2 倍字长加法器 1 倍字长加法器上商位置 不固定 在寄存器 最末位上商定点
31、原码一位除法1恢复余数法被除数(余数)减去除数,如果为 0 或者为正值时,上商为 1,不恢复余数;如果结果为负, 上商为 0,再将除数加到余数中,恢 复余数.余数左移 1 位.2加减交替法当余数为正时,商上 1,求下一位商的 办法,余数左移一位,再减去除数;当余数为负时,商上 0,求下一位商的办法,余数左移一位,再加上除数.定点补码一位除法(加减交替法)1如果被除数与除数同号,用被除数减去除数;若两数异号, 被除数加上除数.如果所得余数与除数同号商上 1,否则, 商上 0,该商 为结果的符号位 .2求商的数值部分.如果上次商上 1,将除数左移一位后减去除数; 如果上次商上 0,将余数左移一位后
32、加除数.然后判断本次操作后的余数,如果余 数与除数同号商上 1,如果余数与 除数异号商上 0.如此重复执行 n-1 次(设数值部分 n 位).3商 的 最 后 一 位 一 般 采 用 恒 置 1 的 办 法 ,并 省 略 了 最 低 +1 的 操 作 .此 时 最 大 的 误 差 为 2-n. .Word 完美格式. .Word 完美格式5)溢出概 念和判别 方法当运算结果超出机器数所能表示的范围时,称为溢出. 显然,两个异号数 相加或两个同号数相减,其结果是不会溢出的.仅 当两个同号数相加或者两个异号数相减时, 才有可能发溢出的情况, 一旦溢出,运算结果就不正确了,因此必须将溢出的情况检查出
33、来.判别方法有三种:1当符号相同的两数相加时,如果结果的符号与加数(或被加数) 不相同,则为溢出.2当任意符号两数相加时,如果 C=Cf,运算结果正确,其中 C 为数值最高位的进位,Cf 为符号位的进位. 如果CCf ,则为溢出,所以溢出 条件=C Cf . .Word 完美格式3采用双符号 fs2fs1.正数的双符号 位为 00,负数的双符号位为 11.符号位参与运算,当结果的两个符号位甲和乙不相同时,为溢出.所以溢出条件= fs2fs1 ,或者溢出条件= fs2fs1 + fs2fs1(三 ) 浮点数的表示和运算1. 浮点 数 的表示1)浮点数 的表示范 围;浮点数是指小数点位置可浮动的数
34、据,通常以下式表示:N=MRE其中,N 为浮点数 ,M(Mantissa)为尾数(可正可负),E(Exponent) 为阶码(可正可负),R(Radix) 称为“阶的基数( 底)”,而且 R 为 一常数,一般为 2,8 或 16.在一台计算机中,所有数据的 R 都是相同的,于是不需要在每个数据中表示出来.因此, 浮点 数的机内表示一般采用以下形式:浮点数的机内表示一般采用以下形式:Ms E M1 位 n+1 位 m 位Ms 是尾数的符号位,设置在最高位上.E 为阶码(移码),有 n+1 位,一般为整 数,其中有一位符号位,设置在 E 的最高位上,用来表正阶或负阶.M 为尾数(原码), 有 m
35、位,由 Ms 和 M 组成一个定点小数.Ms=0,表示正号,Ms=1,表示负.为了保证数据精度属数通常用规格化形式表示:当 R2,且尾数值不为 0 时,其绝对值大于或等于(0.5)10.对非规格化浮点数,通过将尾数左移或右移,并修改阶码值使之满 足规格化要求. .Word 完美格式浮点数的表示范围以通式 N=MRE 设浮点数阶码的数值位取 m 位, 尾数的数值位取 n 位2)IEEE754 标准(Institute of Electrical and Electronics Engineers 美 国电气和电子工程协会)S 阶码( 含阶符) 尾 数数符 小数点位置根据 IEEE 754 国际标
36、准,常用的浮点数有三种格式:符号位S阶码 尾数 总位数短实数 1 8 23 32长实数 1 11 52 64临时实数 1 15 64 80单精度格式 32 位,阶码为 8 位,尾数 为 23 位.另有一位符号位 S,处在最高位.由于 IEEE754 标准约定在小数点左部有一位隐含位,从而实际有效位数为 24 位.这样使得尾数的有效值变为1.M .例如,最小为 x1.00,最大为 x1.11.规格化表示.故小数点左边的位横为 1,可省去. 阶码部分采用移码表示,移码值 127,1 到 254 经移码为-126 到+127.S(1 位) E(8 位) M(23 位) N(共 32 位)符号位 0
37、0 0符号位 0 不等于0(-1)S2-126(0.M) 为非规格化数符号位 1 到 254 之间- (-1)S2E-127(1.M) 为规格化数符号位 255 不等于0NaN(非数值)符号位 255 0 无穷大0 有了精确的表示,无穷大也明确表示.对于绝对值较小的数, 可以采用非规格化数表示, 减少下溢精度损失.非规格化数的隐含位是 0,不是 1.2. 浮点 数 的加/ 减运 算. .Word 完美格式加减法执行下述五步完成运算:1)“对阶 ”操作 比较两浮点数阶码的大小, 求出其差 E,保留其大值 E,E=max(Ex, Ey).当 E0 时,将阶码小的尾数右移 E 位,并将其阶码加上 E
38、,使两数的阶码值相等.2)尾数加 减运算 执行对阶之后,两尾数进行加减操作.3)规格化操作 规格化的目的是使得尾数部分的绝对值尽可能以最大值的形式出现.4)舍入 在执行右规或者对阶时,尾数的低位会被移掉,使数值的精度受到影响,常用“0”舍“1”入法.当移掉的部分最高位为 1 时,在尾数的末尾加 1,如果加 1 后又使得尾 数溢 出,则要再进行一次右规.5)检查阶码是否溢出 阶码溢出表示浮点数溢出. 在规格化和舍入时 都可能发生溢出,若阶码正常, 加/减运算正常结束.若阶码下溢, 则设置机器运算结果为机器零,若上溢, 则设置溢出标志.定点数和浮点数可从如下几个方面进行比较当浮点机和定点机中的位数
39、相同时,浮点数的表示范围比定点数大得多当浮点数位规格化数时,其相对绝对远比定点数高浮点数运算要分阶码部分和尾数部分,而且运算结果都要求规格化,故浮点运算步骤比定点运算的步骤多, 运算速度比定点运算的低,运算线路比定点运算的复杂在溢出的判断方法上,浮点数是对规格化的阶码进行判断, 而定点数是对数值本身进行判断总之,浮点数在数的表示范围,数的精度,溢出处理和程序编程方面(不取比例因子)均优于定点数.但在运算规则即硬件成本方面又不如定点数. .Word 完美格式(四 ) 算术逻辑单元 ALU1. 串行加法器和并行加法器1)串行进 位加法器并行加法器可以同时对数据的各位进行相加,一般用 n 个全加器来
40、实现 2 个操作数的各位同时向加.其操作. .Word 完美格式数的各位是同时提供的,由于进位是逐位形成, 低位运算所产生的进位会影响高位的运算结果.串行进位(也称波形 进位) 加法器,逻辑电路比较简单,但是最高位的加法运算,一定要等到所有低位的加法完成之后才能进行,低位的进位要逐步的 传递到高位, 逐级产生进位,因此 运算速度比较慢.2)并行进 位加法器为了提高运算速度,减少延迟时间,可以采用并行进位法,也叫提前进 位或先行进位.全加器中,输入 Ai ,Bi,Ci-1,输出:Si = Ai Bi Ci-1+Ai Bi Ci-1+Ai Bi Ci-1+Ai Bi Ci-1Ci = Ai Bi
41、Ci-1+Ai Bi Ci-1+Ai Bi Ci-1+Ai Bi Ci-1 = Ai Bi + (Ai+Bi)Ci-1进位产生函数:Gi = Ai Bi进位传递函数:Pi = Ai+BiCi = Gi + Pi Ci-1C4 = G4 + P4G3 + P4P3G2 + P4P3P2G1 + P4P3P2P1C0并行进位加法器的运算速度很快,形成最高进位输出的延迟时间很短,但是以增加硬件逻辑线路为代价. 对于长字长的加法器,往往将加法器分成若干组, 在组内采用并行进位,组间则 采用串行进位或并行进位,由此形成多种进位结构.(1)单级先行进位单级先行进位方式将 n 位字长分为若干组,每组内采用并
42、行进位方式,组与组之间册采用串行进位方式.(2)多级先行进位多级先行进位在组内和组间都采用先行进位方式.16 位单级先行进位加法器2. 算 术逻辑单 元 ALU 的功能和机构ALU 部件是运算器中的主要组成部分,又称多功能函数发生器, 主要用于完成各种算术运算和逻辑运算.ALU 的算术运算部件包含加法器,减法器, 乘法器,除法器,增量器(+1),减量器(-1),BCD 码运算器等组件.ALU 的主要工作是根据 CPU 指令要求执行各种指定运算, 如加法,减 法, 乘法,除法,比较,逻辑移位等操作.通用寄存器组是一组存取速度最快的存储器,用于保存参加运算的操作数和中间结果.访问寄存器无需高速缓存
43、,也不需要 运行总线周期,因此指令的执行速度很快.几乎所有的指令都要 将寄存器指定为一个操作数,有些指令还要求将操作数存放在专用的寄存器中.专用寄存器通常用于表示 CPU 所 处于某种系统状态,ALU 中有两个 重要的状态寄存器:指令指针寄存器 IP(即程序计数器 PC)和标志寄存器 FLAGS. .Word 完美格式. .Word 完美格式三, 存储器层次机构(一 ) 存储器的分类提高存储器带宽缩短储存周期 1增加存储字长,使每个周期可读/写更多的二进制数 2增加存储体 3内存地址线 n,数据线数 k芯片的容量为 2kk 位20 位的地址可以访问 1MB 的存储空间,32 位的地址可以访问
44、4GB 的内存空间,64 位可以访问 1800 万 TB静态 RAM 和动态 RAM 之间的比较。目前,动态 RAM 的应用比静态 RAM 要广泛的多： 同样大小的芯片中,动态的 RAM 的集成度远高于静态 RAM,DRAM 的基本单元电路为一个 MOS 管,SRAM 的基本单元电路可为 46 个 MOS 管 DRAM 行、列按先后顺序输送,减少了芯片引脚, 封装尺寸也减 少 DRAM 的功耗比 SRAM 小 DRAM 的价格比 SRAM 的价格便宜DRAM 也有缺点. .Word 完美格式 由于使用动态元件(电容), 因此它的速度比 SRAM 低 DRAM 需再生, 需配置再生电路, 也消耗
45、一部分功率.通常容量不大的 Cache 大多用 SRAM 实现存储器与 CPU连接对比项目 SRAM DRAM储存信息 触发器 电容破坏性读出 非 是需要刷新 非 是行列地址 同时送 分两次运行速度 快 慢集成度 低 高发热量 大 小存储成本 高 低(二) 存储器的层次化结构存储器有 3 个重要的指标:速度, 容量和每位价格 ,一般来说,速度越快,位价越高;容量越大,位价越低, 容量大,速度就越低.上述三者的关系用下图表示 :存储系统层次结构主要体现在缓存-主存- 辅存这两个存储层次上,如下图所示:缓存-主存层次主要解决 CPU 和主存速度不匹配的问题 主存-辅存层次主要解决存储系统 的容量问
46、题从 CPU 角度来看 缓存- 主存层次的速度接近于 缓存,高于主存；其容量和价位却接近于主存, 这就从速度和成本的矛盾中获得了理想的解决办法.主存-辅存层次从整体分析,其速度接近于主存,容量接近于辅存,平均价位也接近于低速的、廉价的存储价位,这又解决了速度、容量、成本这三者之间的矛盾.现代计算机系统几乎都具有这两个存储层次,构成了缓存、主存、辅存三级存储系统. .Word 完美格式(三) 半导体随机存取存储器. .Word 完美格式1. SRAM 存储器的工作原理SRAM 静 态存储单元的每个存储位需要四到六个晶体管组成.比较典型的是六管存储单元,即一个存储单元存储一位信息“0“ 或“1“.
47、静态存储单元保存的信息比较稳定, 信息为非破坏性读 出,故不需要重写或者刷新操作; 另一方面,其结构简单,可靠性高, 速度较快, 但其占用元件较多, 占硅片面积大,且功耗大,所以集成度不高.静态随机存储单元2. DRAM 存储器的工作原理常见的 DRAM 存储单元有三管式和单管式两种,它们的共特点是靠电容存储电荷的原理来寄存信息.若电容上存有足够的电荷表示“”,电容上无电荷表示“0“.电容上的电荷一般只能 维持 1-2ms,因此即使电源不掉电,电容上的电荷会自动消失. 因此,为保证信息的不丢失,必须在 2ms 之内就要对存储单元进行一次恢复操作,这个过程称为再生或者刷新. 与 SRAM 相比 ,DRAM 具有集成度更高, 功耗低等特点,目前被各 类计算机广泛使用. .Word 完美格式(四 ) 只读存储器前面介绍的 DRAM 和 SRAM 均为可任意读写的随机存储器,当掉
