1、第三章 集成门电路与触发器,本章作业：,3.5、3.7、3.10、3.11、3.13、3.14,3.21、3.22、3.23、3.26、3.30、3.31、3.32、 3.34、3.35、3.36,31 集成逻辑电路的分类,集成电路的分类,按功能分：数字电路、线性电路两大类数字电路：从门电路到微处理器、存储器等多种按半导体制造工艺： 双极型 (TTL,ECL,HTL,I2L) MOS (PMOS,NMOS,CMOS,BiCMOS),两大类工艺技术的特点：,目前最常用的工艺: CMOS,按封装（外形）分：双列直插、扁平封装、表面封装、针式,集成电路发展历史,“集成电路” (IC)是相对“分立元件
2、”而言的，是 所有以半导体工艺将电路集成到一块芯片的器件总 称。,半导体制造工艺的发展带动了集成电路的更 新换代。,VLSI时代存储器件制造工艺带动了整个微处 理器的更新换代。,摩尔定律：每18个月集成度翻一翻。,集成电路内部的连线宽度是主要的指标: 0.25,0.18.,集成电路发展历史,（1） Small Scale IC （SSI） 小规模 IC 1965年规模： 10个门/片电路以下主要产品： 门电路触发器（Flip Flop）,（2） Medium Scale IC （MSI）中规模 IC 1970年规模：10100个门/片主要产品：逻辑功能部件4位ALU（8位寄存器）,集成电路发展
3、历史,(3)Large Scale IC （LSI） 大规模 IC 1976年规模：1001000个门/片主要产品：规模更大的功能部件 存储器，8位CPU,(4)Very large Scale IC （VLSI）超大规模 IC 80年代初规模： 1000个门以上 多个子系统集成,(5)Ultra large Scale IC （ULSI）甚大规模IC（微处理器等）每隔18个月，集成度翻一翻价格1/2 品种多 性能高,32 正逻辑和负逻辑的概念,在逻辑电路中，常把电平的高、低和逻辑0、1联 系起来，若H=1,L=0, 称正逻辑；若H=0,L=1, 称负逻辑。 在本课程中，一律采用正逻辑。,正逻
4、辑与负逻辑的关系,功能表,正逻辑,负逻辑,33 TTL门电路,F=AB,F=A+B,钳位二极管,晶体管非门电路(反相器),加速电容,典型的五管TTL“与非门”,典型的电路，优美的作品！ 只分析原理，不讲如何设计。,T1等效电路,一、与非门工作原理,设: “L” =“0” (0.3V)“H”=“1” (3.6V),1、当A、B、C中 有“0”时， VA=0,VB=1,VC=1,IR1流向A, 其电流为IAIIL (VccVbe1VA)/R1=1.4 mA,Vb1=VA+Vbe1=1V,导致T2、T5截止,Ic1很小,T1深饱和,Vc1=VA+Vces1=1 V,Vc2Vcc T3、T4导通,输出
5、电压 :,V0H=VccVR2Vbe3Vbe4=3.6 V,输出电流 IoH :从T4向外流(拉电流)。,2、当A、B、C 全为“1”时,VA=VB=VC=3.6V,IR1全部流向T2基极,T2、T5饱和,Vb1=2.1V,Vc2=1V,输入漏电流IIL很小，从多发射极流入。,T3, T4 截止,输出电流 IoL：从外电路流向T5(灌电流 )。,输出电压:,V0L =Vces5=0.10.3V,T3-T4称“1”输出级，T5称“0”输出级，组成推-拉式输出结构，又称图腾柱结构（Totem）输出。,与非门结构,二、特性,1、开关特性,TTL线路有较快的开关速度，原因 ：,输入由“1”跳至“0”时
6、，因T1射极突跳至“0”， IR1流入T1射极，因T2，T5此时尚未脱离饱和， Vc1仍为1.4V，T1处于放大状态，于是有很大的电 流从T2基极流向T1，使T2基区存储电荷迅速消散， 加快T2退出饱和，因而加快与非门输出由“0”向 “1”的转换。,在T2由饱和向截止转换时，Vc2升高，使T3、T4同时导通，“1”驱动级给尚未脱离饱和的T5提供很大集流，从而使T5迅速脱离饱和。在T5脱离饱和时，Vc2抬高，Ib5随之减少，这时T5吸收不了由T3,T4流来的电流，它们大部分流向输出负载电容，使它迅速充电，加快输出电压上升,R3为T5基区电荷的逸散提供了通路，使T5截止过程加快。,开关特性,2、电
7、压传输特性,UOH,Uon开门电平(输入高电平的最小值 1.8V)。,Uff关门电平(输入低电平的最大值0.8V )。,理想化,UT,UT 阈值电压(门槛电平),UT=1.4V,3、 输入伏安特性,IIH 输入高电平电流(输入漏电流40A),IIS 输入短路电流,IIL 输入低电平电流(1.6mA),4、 输入负载特性,Ri较小时，uiUT，ui=“0”,Ri较大时，uiUT，ui=“1”,临界时,Ron开门电阻， Ri Ron(2.5K)，ui为高电平。,Roff 关门电阻， Ri Roff(0.7K)，ui为低电平。,TTL门电路输入端悬空时为“1”。,5、输出特性,拉电流负载 (输出高电
8、平有效),IOH 输出高电平电流(拉电流400A),灌电流负载 (输出低电平有效),IOL输出低电平电流(灌电流16mA),门电路级联：,前一个器件的输出就是后一个器件的输入，后一个是前一个的负载，两者要相互影响。,“0”,“1”,“0”,“1”,负载能力的计算,“1”,IOH=NIIH,N=IOH/IIH=400/40=10,“0”,IOL=NIIL,N=IOL/IIL=16/1.6=10,N 扇出系数,三、参数,1、直流参数,低电平输入电流 IIL1.6 mA 高电平输入电流 IIH 40 A 低电平输出电流 IOL16 mA 高电平输出电流 IOH 0.4 mA 低电平输出电压 VOL0
9、.35V (10个负载) 高电平输出电压 VOH 3V (10个负载),开关参数,理想波形,实际波形,tPd1,tpd1前沿传输延迟时间,tpd2后沿传输延迟时间,平均传输延迟时间,四、集电极开路（OC）与非门,为什么需要OC门？,普通与非门输出不能直接连在一起实现“线与”！,F=F1F2,T5饱和程度降低，输出低电平抬高,输出“不高不低”。,T5电流过大被烧毁。,OC门电路,逻辑符号：,OC门可以实现“线与”,F=F1F2,RC的计算方法,OC门输出全为“1”时：,IOH,IOH T5集电极漏电流,UOH=VCC IRCRC,=VCC(nIOH+mIIH)RC,RC UOH,当UOH=UOH
10、min 时：,RC的计算方法,OC门输出中有一个为“0”时：,IOL=IRC+mIIL,RC IOL UOL ,当UOL=UOLmax 时：,OC门解决了总线控制问题,如果把驱动电路A、B、C的输出直接挂向总线，要求当某一驱动器向总线发送数据D时，其余驱动器OFF，输出均为“1”。这样，总线状态为各驱动器输出状态之“与”，即D11=D，把这种与连接称为“线与”。,注意：,由于OC门输出不是Totem结构，电路的上升 延迟很大，这是因为：,T5退饱和很慢,对输出负载电容的充电电流只能通过外接的RC 来提供。因此，输出波形的上升沿时间很大。,五、三态门,1、工作原理,T2、T5截止,D导通,T3、
11、T4截止,输出呈现高阻状态。,三态门符号,2、参数,开关参数：,tpLH正常态,F由低高延迟时间。,tpHL正常态,F由高低延迟时间。,tpZLF由Z(高阻)L延迟时间。,tpLZF由L Z延迟时间。,tpZHF由Z H延迟时间。,tpHZF由H Z延迟时间。,F=Z时的状态,三态门和总线相连,电路1、2只能有一个处于正常态,若要求D1向BUS传送，则应有：,若要求D2向BUS传送，则应有：,若原来是D1向BUS传送，现在要改为D2向BUS传送，应使门1由正常态转为高阻态，快于门2由高阻态转为正常态。,tpLZtpZL tpHZtpZH,直流参数,三态门的拉电流IOH一般TTL门；,可以看出：
12、,F=Z时, 输出漏电流OC门漏电流；,F=Z时, 输入低电平电流IIL很小。,“1”,“Z”,“Z”,3、种类和应用,三态门应用,多路开关,三态门应用,双向总线驱动器，又称收发器,三态门应用,构成数据总线,总线为”1”态,总线为”0”态,36 TTL系列,实际的与非门器件,74LS00 2输入4与非门,74LS30 8输入与非门,CMOS门电路,1CMOS非门,设VDD（VTN+|VTP|）， 且VTN=|VTP|,（1）当Vi =0V时，TN截止， TP导通。输出VOVDD。,（2）当Vi =VDD时，TN导通，TP截止，输出VO0V。,增强型场效应管,2、CMOS与非门和或非门电路,与非
13、门,或非门,CMOS逻辑门电路的系列,（1）基本的CMOS 4000系列。 （2）高速的CMOSHC系列。 （3）与TTL兼容的高速CMOSHCT系列。,CMOS逻辑门电路主要参数的特点,（1）VOH（min）=0.9VDD； VOL（max）=0.01VDD。所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。 （2）阈值电压Vth约为VDD/2。 （3）CMOS非门的关门电平VOFF为0.45VDD，开门电平VON为 0.55VDD。因此，其高、低电平噪声容限均达0.45VDD。 （4）CMOS电路的功耗很小，一般小于1 mW/门； （5）因CMOS电路有极高的输入阻抗，故其扇出系数很大，
14、 可达50。,CMOS门电路功耗低，扇出数大，噪声容限大，开关速度与TTL接近，易大规模集成，已成为数字集成电路的发展方向。,各种集成门电路性能比较,与有“畏难”情绪的同学共勉,“攻城不怕坚，读书不怕难，世上无难事， 只要肯登攀！”,从今天抓起，从现在抓起。此时跟进，尚来得及；此时继续放弃，只 能来年重修！,解决学习动力问题： 要我学？ 我要学！自觉学！为谁学？为自己的前程学！,34 触发器,逻辑电路的记忆元件,触发器的功能,触发器是数字时序逻辑电路的基本单元电路。它是由门电路构成的，且具有记忆功能，能够存储1位二值信号。,触发器的特点,具有两个能自行保持的稳定状态0状态和1状态。用来表示二进
15、制的0和1。,触发器的现态和次态,触发器接收输入信号之前的状态叫做现态，用Qn表示。触发器接收输入信号之后的状态叫做次态，用Qn+1表示。,一、基本RS触发器,1,1,Qn=0,0,0,1,则：,Qn+1=0,Qn=1,1,1,0,Qn+1=1,0,1,1,0,1,0,0,1,触发器既不是1态，也不是0态，而且在S和R同时回到1后无法判定触发器将回到1态还是0态。在正常工作时，输入信号不允许输入S=R=0的信号。,功能表,逻辑符号,时序图,注意：,应用,防抖开关,理想波形,实际波形,其它形式RS触发器,二、电位触发方式的触发器,(一)同步(钟控)RS触发器,电位触发：在控制电位E的控制 下接收
16、数据。,E0，不接收外部输入由于交叉耦合的作用，保持原有状态。,当E1时，其输出状态由R、S端的输入信号决定。,电位触发有正电位触发和负电位触发。,1、逻辑关系,功能表,逻辑符号,(CP),R-S电位型与直接置位-复位型触发器比较,R-S电位型触发器增加了控制端E(CP)。,E=0时，保持触发器稳定状态不被破坏。,在E=1且R-S=“11”时, 同样存在不定状态。,2、触发器功能的几种表示方法,(1)时序图,波形分析1,波形分析2,不定,（2）特征方程,0 1,0 0,1 1,RS=0,(E=1),（3）状态转换图,状态转换图表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的
17、要求。,S= R=0,S=0 R=,S=1 R=0,S=0 R=1,(二)电位触发D触发器,如何消除R-S触发器的不定状态？,R-S电位型触发器的输入由R，S双端输入改为单端输入，就不会出现不定状态了！,功能表(E=1),0 0,1 1,电位触发D触发器,功能表(E=1),0 0,1 1,逻辑符号,特征方程,Qn+1=D (E=1),状态转换图,电位触发D触发器,电位触发：在控制电位E的控制下接收数据。,E0，不接收外部输入由于交叉耦合的作用，保持原有状态,时序图,当E1时，QD; 也就是Q接收D的输入。 因此, E1“电位”一到，触发器就接收数据，叫“电 位触发器”，也叫“锁存器”。,不同形
18、式的电位触发器,与或非门构成的锁存器,与非型锁存器,电位触发方式触发器存在的问题空翻,有效翻转,空翻,在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。,三、边沿触发方式的触发器,(一)正边沿触发的D触发器,结构,工作原理,1、D=1时：,若CP=0，,若CP从01，,1,0,0,1,1,1,1,0,1,门3、4封锁，,Qn+1=Qn,门3、4打开，,Qn+1=1,能否发生空翻？,置1维持线,置0阻塞线,2、D=0时：,0,1,若CP=0，,若CP从01，,门3、4封锁，,Qn+1=Qn,门3、4打开，,Qn+1=0,1,1,1,1,1,0,0,0,置0维持线,特点,1. CP正跳变时，
19、才接受输入数据。,2. CP1及CP0期间，输入数据变化不会影响触发器状态。,D触发器的直接(异步)置0 、置1功能,D触发器的直接(异步)置0 、置1功能,Qn+1,两种基本触发器的应用比较,对于电位型FF：E=1来到时，输入可以不确定；但E=1快结束时，输入必须确定。,不确定,可用,电位触发器的数据可以比E晚来，但不能早撤，否则就要影响触发器状态！因此也称对电位是透明的。,两种基本触发器的应用比较,对于边沿型FF：时钟正跳变到来的时候输入必须确定。,D可以变化,D不能变化,D可不确定,正边沿D触发器的数据一定要比CP先来，但可以先撤，不会影响触发器状态！因此称为“延迟型触发器”。,两种基本
20、触发器的应用比较,四位锁存器,四位D触发器,两种基本触发器的应用比较,电位型只能当作寄存器,正边沿D触发器可以用作移位寄存器,1,1,0,0,右移移位寄存器,0 0 0,1,1,0 0,2,1 1 0,3,0 1 1,锁存器不能作为移位寄存器,正边沿D触发器可以用作计数器,Q0Q1Q2,000,100,110,111,011,001,同步六进制计数器,集成D触发器,用触发器构成时序电路,同步时序逻辑电路,异步时序逻辑电路,D触发器应用,【例1】,分析下面组合电路的逻辑功能。,四人抢答器,带数字显示的七路抢答器,0,1,0,0,0,1,1,1,0,(二)负边沿触发的JK触发器,门1、2输出为1，
21、门A、D封锁。,Qn+1=Qn,(二)负边沿触发的JK触发器,若：Qn=0,则；Qn+1=0,若：Qn=1,则；Qn+1=1,Qn+1=Qn,(二)负边沿触发的JK触发器,门A、D的开启快于门1、2的开启；门A、D的关闭快于门1、2的关闭。,CP时，门A、D先关闭，但门1、2还未关闭，J、K的状态从门1、2输出通过门B、C进入基本RS触发器。之后，门1、2关闭，触发器保持不变。,CP时，门A、D先开启使触发器处于保持状态。,负边沿触发的JK触发器逻辑符号,74LS73/双下降沿JK触发器,74LS109/双上升沿JK触发器,四、主从触发方式的触发器,1、主从R-S触发器,（1）CP=0时：,主
22、触发器工作，从触发器不工作。,主触发器不工作，从触发器工作。,Qn+1=Qn,（2）CP=1时：,（2）CP=1时：,主触发器工作，从触发器不工作。,0 0,Qn,0 1,0,1 0,1,1 1,不用,逻辑符号,主从触发方式触发器的工作特点：,主从触发器的触发翻转分为两个节拍：,（1）当CP1时，CP0，从触发器被封锁，保持原状态不变：主触发器工作，接收R和S端的输入信号。,（2）当CP由1跃变到0时，即CP=0、CP1。主触发器被封锁，输入信号R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的状态。,波形分析,主触发器在CP=1期间可以随SR的状态多次翻转，但从触发器只跟随CP
23、从10时的主触发器状态。,2、主从J-K触发器,JK触发器的逻辑功能,Qn,0,1,0,1,0,0,1,0,1,1,J-K触发器增加直接置位-复位,波形,Q,在CP=1期间JK的状态没有发生变化。,注意,主从JK触发器的“一次翻转”问题,主从JK触发器的“一次翻转”问题,主从JK触发器在CP=1期间，主触发器只变化（翻转）一次，这种现象称为一次变化现象。,Qn+1,注意：,在CP=1期间，J、K不允许变化!如果J、K在CP1期间变化的话，触发器的状态就不满足功能表。,虽然J-K触发器的最终状态是在负脉冲时的状态，但不是边沿触发器，而只能是 “主-从触发器”。,JK触发器抗干扰能力差。,使用主从
24、JK触发器时，CP=1的宽度不宜过大，应以窄正脉冲、宽负脉冲的CP为宜。,补充：T触发器,Qn+1=TQn,T触发器应用,分频器,触发器的分类,触发器,基本触发器,时钟触发器,正脉冲触发,负脉冲触发,按逻辑功能,RS触发器,D触发器,JK触发器,T触发器,按触发方式,电位触发,正电位,负电位,边沿触发,正边沿,负边沿,主从触发,触发器小结：,触发方式是关键：边沿、主从、电位,触发方式不同，触发器功能完全不同,用的最多是D触发器，JK一般只作计数器,几种的触发器功能可以互换,触发器的时钟关系配合最重要,35 触发器的开关特性及时钟偏移,一、开关特性,1、电位触发器的参数,E到输出的传输延迟tpd
25、EQ、Q,2、正边沿D触发器的开关参数,描述输入数据和CP之间关系的参数,数据保持时间th,数据建立时间tsu,th为一级“与非”门的传 输延迟时间。,正边沿D触发器的tsu为门 5、6的传输延迟时间之和；,描述传输延迟的参数,描述CP脉冲宽度的参数,twCP tsu 负脉冲准备数据,Tmin = twCP- + twCP- CP最小周期,fmax = 1/Tmin CP最大频率,3、主从J-K触发器的开关参数,数据建立时间tsu、数据保持时间th,tsu是主触发器的翻转时间减去CP反相门的传输延迟。为两级门的传输延迟。,th一般为零。,延迟参数 tpd,传输,CP脉冲宽度的参数,描述,twCP+ tsu 正脉冲准备数据,Tmin = twCP- + twCP- CP最小周期,fmax = 1/Tmin CP最大频率,4、多个触发器组成的系统开关特性,系统的最高时钟频率：,5、 “复位”、“置位”脉冲宽度,信号的恢复时间,“复位”、“置位”,二、时钟偏移现象,tskew时钟偏移,tpdCPQ触发器 2传输延迟时间,th,th触发器3保持时间,时钟偏移的克服,
