1、第2章,微处理器,本 章 内 容,典型微处理器8086/8088 了解80486总线,2.1 8086/8088微处理器,主 要 内 容,8086/8088的工作模式和引脚功能,8086/8088的总线时序,8086/8088的内部(编程)结构,8086/8088 CPU简介,8086CPU是Intel 1978年推出的16位微处理器，40条引线双列封装，工作电压+5V，时钟频率5MHz(8086-2为8MHz，8086-1为10MHz)。有20条地址线，可直接寻址空间为1M字节，16条数据总线，可直接处理乘除指令和串指令。提供最大和最小两种工作模式。,8088 CPU的内部数据总线宽度是16
2、位，外部数据总线宽度是8位(与存储器、I/O设备)，所以8088CPU称为准16位微处理器。,8088CPU的内部结构及外部引脚与8086CPU基本相同。,2.1.1 8086的工作模式和引脚,2.1.1 8086的工作模式和引脚,8086/8088CPU的引脚信号,外部特性表现在其引脚信号上，学习时请特别关注以下几个方面：引脚的功能信号的流向有效电平三态能力,指引脚信号的定义、作用；通常采用英文单词或其缩写表示,信号从芯片向外输出，还是从外部输入芯片，或者是双向的,起作用的逻辑电平 高、低电平有效 上升、下降边沿有效,输出正常的低电平、高电平外，还可以输出高阻隔离的第三态,2.1.1 808
3、6的工作模式和引脚, 数据和地址引脚 读写控制引脚 中断请求和响应引脚 总线请求和响应引脚 其它引脚,双列直插式的封装形式，有40条引脚。采用分时复用的地址/数据总线，有部分引脚有双重功能，即在不同时钟周期内，引脚作用不同。,2.1.1 8086的工作模式和引脚,（1）AD15 AD0：分时复用输入/输出地址/数据总线； （2）A19/S6 A16/S3：分时复用的地址/状态线； （3） 、 ：读、写信号，低电平有效，三态； （4）M/IO：存储器/输入输出控制信号； 注：8088是IO/M，输入输出/存储器控制信号。,（5）READY：准备就绪信号； （6）INTR：可屏蔽中断请求信号； （
4、7）NMI：不可屏蔽中断请求信号； （8）INTA：中断响应输出信号，低电平有效；,2.1.1 8086的工作模式和引脚,（9）RESET：复位输入信号； 输入、高电平有效 该信号有效，CPU回到初始状态；当无效时，重新工作 8088/8086复位后CSFFFFH、IP0000H，所以程序入口的物理地址FFFF0H,（10）MN/MX：工作模式选择信号； 工作模式选择，输入； 接高电平时，8086/8088工作在最小模式；反之，8086/8088工作在最大模式。 （11）CLK：时钟输入信号； （12）VCC：+5V电源； （13）GND：接地线。,2.1.1 8086的工作模式和引脚,CPU
5、引脚是系统总线的基本信号 可以分成三类信号： 16位数据线：AD0AD15 20位地址线：AD0AD19 控制线：ALE、IO/M*、WR*、RD*、READYINTR、INTA*、NMI，HOLD、HLDARESET、CLK、Vcc、GND,小 结,最小模式系统,总线控制信号由CPU直接产生,只有一个微处理器,一片8284A作为时钟发生器,当连接存储器和外设较多时，选两片8286或74LS245为数据总线收发器，以提高驱动能力,三片8282或74LS373作为地址锁存器,最大模式系统,可有多个微处理器,总线控制器8288形成,最小模式和最大模式的主要差别, 数值运算协处理器8087，实现多种
6、类型的数值运算。如：高精度整数或浮点运算、超越函数计算等。 I/O协处理器8089，可直接为I/O设备服务。,问题之一： CPU引脚是如何与外部连接的呢？,问题之二： CPU引脚是如何相互配合， 实现总线操作、控制系统工作的呢？,总线形式,总线时序,2.1.2 8086 CPU的工作时序,CPU时序规定各部件间的同步和定时。,时序：信号高低电平(有效或无效)变化及相互间的时间顺序关系。,总线操作时序描述CPU引脚如何实现总线操作的时间及顺序。,总线操作是指CPU通过总线对外的各种操作。 8086总线操作时序主要有：系统的复位和启动；最小模式下的读/写总线周期；最小模式下的总线请求和响应周期；最
7、大模式下的读/写总线周期；最大模式下的总线请求/允许周期；,（1）基本概念,2.1.2 8086 CPU的工作时序,（1）基本概念,时钟周期（T状态、T周期）：每个时钟脉冲持续时间称为时钟周期。是CPU处理操作最小单位，等于CPU时钟频率的倒数。,指令周期：执行一条指令所需时间。一般2 200个时钟周期。,总线周期：CPU通过总线对内存或I/O端口进行一次读/写过程所需时间 。,执行不同指令需要不同总线周期。每个总线周期通常有4个T状态。,2.1.2 8086 CPU的工作时序,（2）最小模式下的总线读操作,是指CPU从存储器或I/O端口读取一个数据。,基本读总线周期包含四个时钟周期。,T1状
8、态。,T2状态。,T3状态。,Tw状态。,T4状态。,2.1.2 8086 CPU的工作时序,(3) 最小模式下的总线写操作,2.1.3 8086 CPU的内部结构,1 2 3 4 5 6,内部暂存器,IP,ES,SS,DS,CS,输入/输出控制电路,外部总线,执行部分控制电路,ALU,标志寄存器FR,AH AL,BH BL,CH CL,DH DL,SP,BP,SI,DI,通用 寄存器组,地址加法器,指令队列,执行单元 （EU),总线接口单元 （BIU),16位,20位,16位,16位,暂存寄存器,AX,BX,CX,DX,一、总线接口单元BIU 负责CPU与存储器、I/O接口之间的信息传送，由
9、下列各部分组成：,（2）16位指令指针寄存器IP用来存放下一条将要执行指令的偏移地址（有效地址EA）；BIU按照IP IP1自动修改；当EU执行转移指令、调用指令时，BIU将目标地址装入IP。,2.1.3 8086 CPU的内部结构,（1）4个16位段地址寄存器CS：代码段寄存器，存放当前代码段的段基地址；DS：数据段寄存器，存放当前数据段的段基地址；ES：扩展（附加）数据段寄存器，存放附加数据段的段基地址；SS：堆栈段寄存器，存放当前堆栈段的段基地址。,(3) 20位地址加法器用来将16位的逻辑地址变换成存储器读/写所需要的20位物理地址，完成地址加法操作。,2.1.3 8086 CPU的内
10、部结构,(4) 6字节指令队列是按照 “先进先出”原则组织的存储区(RAM)，预存6个字节的指令代码。,(5) 总线控制电路发出总线控制信号。例如：对内存和I/O端口的读/写控制信号等。将8086CPU内部总线与外部总线相连。,1）算术逻辑运算单元ALU 2）FR标志寄存器 3）暂存寄存器 4）通用寄存器 5）EU控制电路,2.1.3 8086 CPU的内部结构,二、指令执行单元EU,完成指令译码和执行指令，即从指令队列取指令，分析指令，执行指令，暂存中间结果并保留结果特征。由下列几个部分组成：,执行部分控制电路,ALU,标志寄存器FR,AH AL,BH BL,CH CL,DH DL,SP,B
11、P,SI,DI,执行单元 （EU),16位,暂存寄存器,AX,BX,CX,DX,2.1.3 8086 CPU的内部结构,二、指令执行单元EU,1）算术逻辑运算单元ALU,完成8位或16位的二进制算术运算和逻辑运算；运算结果送到通用寄存器或标志寄存器或写入存储器。,2）FR标志寄存器,存放ALU运算后的结果特征或机器运行状态，16位，8086用了其中的9位。分： 条件标志位（6位）控制标志位（3位）,2.1.3 8086 CPU的内部结构,条件标志位,进位标志CF：1 (有进位/借位)0 (无进位/借位),零标志ZF：1 (结果为零)0 (结果非零),符号标志SF：1 (结果为负)0 (结果为正
12、),溢出标志 OF ：1 (结果产生溢出)0 (结果没产生溢出),奇偶 PF ：1 (结果1的个数为偶数)0 (结果1 的个数为奇数),辅助进位AF：1 (b3向b4有进位/借位)0 ( b3向b4无进位/借位),二、指令执行单元EU,2.1.3 8086 CPU的内部结构,二、指令执行单元EU,状态控制标志,方向标志DF：1（串操作中地址按减量方式）0 （串操作中地址按增量方式）,追踪标志TF：1（单步执行方式）0 （连续执行方式）,中断允许标志IF：1（CPU可响应可屏蔽中断请求）0 （CPU禁止响应可屏蔽中断请求）,2.1.3 8086 CPU的内部结构,二、指令执行单元EU,3）暂存寄
13、存器16位，暂时存放参加运算的操作数，是不可编程的。,4）通用寄存器,8086 CPU内部有14个16位寄存器，按其功能可分为：通用寄存器段寄存器（CS、DS、ES、SS）控制寄存器（IP、FR）,通用寄存器,2.1.3 8086 CPU的内部结构,二、指令执行单元EU,（1）数据寄存器16位，存操作数或操作数地址或运算结果等信息。,AX寄存器称为累加器：使用频度最高，用于算术、逻辑运算以及与外设传送信息等，可拆为AH、AL。,BX寄存器称为基址寄存器：常用于存放存储器地址，可拆为BH、BL。,CX寄存器称为计数器：常作为循环或串操作等指令的隐含计数器，可拆为CH、CL。,DX寄存器称为数据寄
14、存器：常用来存放双字数据的高16位，或存放外设端口地址，可拆为DH、DL。,2.1.3 8086 CPU的内部结构,（2）变址和指针寄存器,个16位变址和指针寄存器：SI、DI、SP、BP，存放存储单元偏移地址。,SI是源变址寄存器，DI是目的变址寄存器。字符串操作中，SI和DI具有自动增量或减量功能。,SP为堆栈指针寄存器，存放当前堆栈段中栈顶的偏移地址。,BP为基址指针寄存器，存放堆栈段中某存储单元的偏移地址。,二、指令执行单元EU,2.1.3 8086 CPU的内部结构,5）EU控制电路,二、指令执行单元EU,接收从BIU指令队列中取出的指令代码，经过分析、译码后形成各种实时控制信号，对
15、各个部件进行操作。,2.1.3 8086 CPU的内部结构,总线接口单元BIU和执行单元EU并不是同步工作的，两者的动作管理遵循如下原则：,三、总线接口单元BIU与执行单元EU的工作,每当8086的指令队列中有2个空字节，BIU自动工作把指令取到指令队列中。而同时EU从指令队列取出一条指令，并用几个时钟周期去分析、执行指令。当指令队列已满，而且EU对BIU又无总线访问请求时，BIU便进入空闲状态。在执行转移、调用和返回指令时，指令队列中的原有内容被自动清除。,8086指令队列是6字节，8088的指令队列是4字节。,(1)地址空间安排,2.1.4 8086的内存储器,存储器的分段,最大可直接寻址
16、的内存物理地址空间220=1MB；,00000H003FFH共1KB为中断向量表，存放中断向量；,FFFF0HFFFFFH共16个单元系统占用，放一条无条件转移指令，转去执行系统初始化。,(2)存储器的分段,2.1.4 8086的内存储器,2.1.4 8086的内存储器,(2)存储器的分段,将整个1MB的存储空间分成若干个可独立寻址的逻辑单位，称为逻辑段；一个逻辑段可以在1MB的内存中浮动，段与段之间可以部分重叠、完全重叠或完全分离。,每个段大小为64KB；,逻辑段分为代码段、数据段、堆栈段和附加段四种类型；,每个段的起始地址是一个可以被16整除的数（即段的起始地址的最低四位为0）；,段基地址
17、或段基址：逻辑段起始地址的最高16位地址值。一般存放在CS, DS, SS和ES段寄存器中。,2.1.4 8086的内存储器,一旦这四个段寄存器内容被设定，就规定了CPU当前可寻址的段。,(3)逻辑地址和物理地址,逻辑地址与物理地址的关系,20203H,20202H,20201H,20200H,20000H,2000H,有效地址 0202H,段基址,物理地址,逻辑地址,访问存储器时，要形成20位物理地址，即先找到某段，再找到该段内偏移量（有效地址）。物理地址段基址16偏移地址，如图所示。,CPU中每个存储单元在存储体中的位置都可以使用物理地址和逻辑地址来表示。,2.1.4 8086的内存储器,
18、8086对段寄存器使用的约定,(4) 8086的内存储器结构,2.1.4 8086的内存储器,8086系统中存储器与总线的连接,2.1.4 8086的内存储器,读或写偶地址的一个字；(1总线周期),读或写偶地址的一个字节；(1总线周期),读或写奇地址的一个字节；(1总线周期),读或写奇地址的一个字；(2总线周期),对准字、非对准字；,MOV AX, 0064H,ADD AX, 0100H,MOV 2000H, AX,2.2 总 线,一、微机总线分类按不同的层次和角度总线有：,2.2.1 总线概述,总线是一组信号线集合，在计算机系统各部件间传输地址、数据和控制信息的公共通路。,按CPU与其他芯片
19、的位置分为： 片内总线(内总线)是寄存器、算术逻辑部件ALU、控制部件、及地址加法器之间传输信息的通路； 片外总线(外总线)是CPU与内存、输入输出设备接口之间进行通信的通路。,按总线传送信息类别分为：地址总线、数据总线和控制总线,按总线传送信息方向分为：单向总线和双向总线,图示,一、微机总线分类,2.2 总 线,按总线层次分为CPU总线、存储总线、系统总线和外设总线。,CPU总线含地址线、数据线和控制线，从CPU引脚上引出的连接线，实现与外围控制芯片间连接,图示,系统总线也称I/O总线，含地址线、数据线和控制线，用来与存储器和插槽上的各扩充板卡连接。如EISA、PCI等,图示,外设总线是主机
20、与外设接口的总线，是一种外设接口标准。目前微机上流行的接口标准有：IDE（EIDE）、SCSI、USB和IEEE 1394等,图示,2.2.1 总线概述,二、总线标准,2.2 总 线,目前总线标准有两类：一是IEEE-488总线和RS-232C串行接口标准等。二是S-100总线、IBM PC总线、ISA总线、EISA总线、PCI总线、STD总线接口标准等。,总线标准一般包括如下几个部分： 机械结构规范：尺寸、总线插头、连接器等规范及位置；,功能规范：各引脚信号的名称、定义、功能、逻辑关系及相互间协议(时序)的说明；,电气规范：规定信号工作时的高低电平、动态转换时间、负载能力以及最大额定值。,2
21、.2.1 总线概述,三、总线的性能指标,2.2 总 线,(3)最大数据传输速率（带宽）是在总线中每秒钟传输的最大字节数，用MB/s表示。总线带宽=(总线宽度/8)总线时钟频率每个存取周期的时钟数；,(2)总线时钟是总线中各信号的定时标准，其时钟频率就是总线工作的最高频率。如PCI总线时钟频率为33.3MHz，PCI-2总线可达66MHz。,(1)总线宽度是数据总线的位数，用bit（位）表示，数据总线位数越多，一次传输的信息就越多。如PCI总线宽度为32位，PCI-2总线宽度可达到64位。,例：32位PCI总线，时钟频率为33MHz，每个时钟周期完成一次总线存取操作，则总线带宽=32/8*33/
22、1=132MB/s,2.2.2 PCI总线,一、PCI系统结构,2.2 总 线,PCI是外设部件互连总线的简称，由Intel公司推出的32/64位标准总线。与CPU隔离的总线结构，并能与CPU同时工作，传输速率为133MB/s。,二、PCI局部总线的主要性能和特点,（1）数据传输率高PCI数据总线传输率132MB/s(32位)；最高达264MB/s(64位)。,2.2 总 线,（2）支持突发传输连续对数据进行操作，每次操作数地址自动加1。,（3）支持多主控器各主控器竞争总线控制权。,（4）减少存取延迟能够大幅度减少外设取得总线控制权所需时间。,（6）独立于处理器,（5）支持即插即用插入新的PC
23、I接口卡时，系统能自动识别并装入相应的驱动程序，因而立即可以使用。,（7）数据完整性,2.2.2 PCI总线,三、PCI总线信号,2.2 总 线,2.2.2 PCI总线,三、PCI总线信号,2.2 总 线,（1）系统信号,（2）地址/数据和命令信号,（3）接口控制信号,（4）仲裁信号,（5）中断请求信号,（6）错误报告信号,（7）64位总线扩展信号,（8）高速缓存支持信号,（9）JTAG 边界扫描信号,四、输入/输出控制方式,2.2.2 PCI总线,2.2.3 通用串行总线USB,一、USB总线的功能特点,是一种新的串行总线标准，主要用于PC与外设互连。,2.2 总 线,（1）整个USB系统只
24、有一个端口，使用一个中断连接各种外部设备。降低了硬件复杂性和对端口的占用。,（2）支持热插拔和即插即用,（3）供电方式灵活。集线器或电池供电,（4）提供三种速率：全速12MB/s、低速1.5MB/s和高速480MB/s（USB 2.0）。,（5）有控制、同步、中断和块数据四种数据传输方式。,（6）有很强的连接能力，最多可以以链接形式连接127个外设到同一系统。,（7）具有很高的容错性能。,（1）USB设备有集线器和功能部件两类。,（2）USB电缆 有VBUS(5V)，GND电源线和两条互相缠绕的数据线。可检测终端是否连接或分离，并区分出高速或低速设备。,（3）USB电源包括电源分配和电源管理。
25、,2.2 总 线,2.2.3 通用串行总线USB,二、USB物理接口,三、USB系统的拓扑结构,USB系统采用级联星形拓扑结构，由三部分组成：主机（USB Host）、集线器（USB Hub）和USB设备（USB DEVICE）。,2.2 总 线,2.2.3 通用串行总线USB,(1)主机：安装在主板或作为适配卡安装在计算机上。由主控制器和根集线器组成，控制USB总线上数据和控制信息的流动。,(3)USB设备：接收USB总线上的所有数据包，若数据包的地址域与自己的地址不符，则丢弃该数据包；若相符，则响应USB HOST的数据包并进行数据传输。在一个USB系统中，USB设备和集线器总数不能超过1
26、27个。USB设备同时可做为集线器使用。,(2)集线器：用于设备扩展连接，所有USB 设备都连接在集线器的端口上。为其提供100mA电流。集线器可诊断出设备的插拔操作及端口的状态。一般来说，USB设备与集线器间的电缆长度不超过5m，USB系统的级联不超过5级（包括根集线器）。,四、USB总线传输,USB是一种轮流查询方式的总线，主机控制器初始化所有数据传输。,2.2 总 线,2.2.3 通用串行总线USB,传输过程发三个数据包：每次传输开始，主机控制器发送一个标志包PID（packet ID），来标志数据传输方向及接收端标识；然后发送端发送数据包；接收端接收到数据包后，给发送端发一个握手数据包
27、（成功接收的应答信息）。这样一次传输结束。,五、USB总线数据传输方式,（1）控制方式传输：双向传输，数据量较小。支持外设与主机之间的控制、状态、配置等信息的传输，提供一条控制通道。,2.2 总 线,2.2.3 通用串行总线USB,从物理结构上，USB系统是一个星形结构；但在逻辑结构上，每个USB逻辑设备都是直接与USB主机相连进行数据传输的。USB提供了四种传输方式。,（2）同步方式传输：按确定的带宽和间隔时间传输。用于时间严格并具有较强容错性的流数据传输，或要求恒定数据传输速率和即时应用中。,（3）中断方式传输：是单向且对于主机来说为输入方式。常用于定时查询设备是否有中断申请。如键盘、操纵
28、杆和鼠标等。,（4）块数据方式传输：用于大量数据传输，对带宽和间隔时间没有要求的可靠传输。如打印机和扫描仪等。,2. 3 80486 微处理器简介,一、80486 CPU的工作方式从操作系统的角度看，Intel 80486微处理器有三种工作模式：实地址模式、保护模式和虚拟8086模式。通过设置控制寄存器CR0中的保护模式允许位PE（PE1，保护模式；PE0，实地址模式） ，可以进行实地址模式和保护模式之间的转换。,主处理器部件、数值协处理器部件、8K字节的Cache集成在一个芯片上。80486内外数据总线均为32位，地址总线32位，可直接寻址4GB(232)的存储空间，支持虚拟存储器管理技术，
29、虚拟存储空间为64TB。在80X86系列中首次采用了精简指令集（RISC）技术，引进了新的内部总线结构。,2. 3 80486 微处理器简介,(1)实地址模式,实地址模式（real mode）是最基本的工作方式，当CPU复位后，系统自动进入实地址模式。,实地址模式与8086微处理器具有同样的基本结构，但80486可以访问32位寄存器及增加了的寄存器，并扩充了指令，具有更强的功能。,16位微处理器程序不加任何修改就可以在80486微处理器实地址模式下运行。,80486微处理器此时只允许寻址第一个1MB存储器空间，缺省操作数为16位二进制数，如果使用32位寄存器及寻址方式，必须加上指令前缀。,2.
30、 3 80486 微处理器简介,在程序运行过程中，为防止发生下列情况： 应用程序破坏系统程序； 某一应用程序破坏了其他应用程序； 错误地把数据当作程序运行等。 所采取的措施称作“保护”。,保护模式（Protected virtual address mode）的特点是引入了虚拟存储器的概念，同时可使用附加的指令集，使80486支持多任务操作。,(2)保护工作模式,保护模式下存储器寻址允许访问第一个1MB及其以上的存储器数据和程序。 80486微处理器可访问的物理存储空间为4GB（232），程序可用的虚拟存储空间为64TB（246）。,2. 3 80486 微处理器简介,(3)虚拟8086模式,
31、80486微处理器允许在实地址模式和虚拟模式下执行8086的应用程序；允许80486微处理器执行8086操作系统及其应用程序；允许80486微处理器执行80486操作系统及其应用程序；可以有8086和80486的多个用户同时使用该计算机系统。,在虚拟8086模式下，还可以用与实地址模式相同的形式应用段寄存器，以形成现行基地址。通过使用分页功能，可以把虚拟8086模式下的1MB地址空间映像到80486的4GB物理空间中的任何位置。,2. 3 80486 微处理器简介,(4)基本寄存器,微机总线层次结构CPU（芯片）总线,微机总线层次结构系统总线,微机总线层次结构外设总线,PCI总线，72线,ISA总线，50线,USB总线,PC 机上的总线,习题 P91,2.1 2.5 2.10 、2.8、2.16、2.17,THANK YOU VERY MUCH ！,本章到此结束,
