1、桂林电子科技大学成教院试卷数字逻辑电路（三）一、填空题1. 二进制数 1101011.011B 对应的十进制数为 ，对应的 8421BCD码为 。2. 逻辑函数化简的方法 和 。3. 描述逻辑函数各个变量取值组合和函数值对应 关系的表格叫 。4. 用与、或、非等运算表示函数中各个变量之间描述逻辑关系的代数式叫 。 5. 函数 的反函数= 。6. 用文字、符号或者数码表示特定对象的过程，叫做 。7. 把代码的特定含义翻译出来的过程叫 ；n 位二进制译码器有 个输入，有 个输出，工作时译码器只有一个输出有效。8. 两个 1 位二进制数相加叫做 。两个同位的加数和来自低位的进位三者相加叫做 。9.
2、一级触发器可以记忆 二进制信息，一位二进制信息有 2 种状态。10. 时序逻辑电路由 和 两部分组成。二、单项选择题1. 标准或与式是由（ ）构成的逻辑表达式。A 最大项之积 B 最小项之积 C 最大项之和 D 最小项之和2. 逻辑函数 F=AB 与 G=A B 满足（ ）关系。A 互非 B 对偶 C 相等 D 无任何关系3. n 个变量可以构成（ ）个最小项。A n B 2n C 2n D 2n-14. 把代码的特定含义翻译出来过程称为（ ） 。A 译码 B 编码 C 数据选择 D 奇偶校验5. 能使逻辑函数 F=ABCD 均为 1 的输入变量组合是（ ） 。A 1101，0001，0100
3、，1000 B 1100，1110，1010，1011BEDCAF)(C 1110，0110，0111，1111 D 1111，1001，1010，00006 用来判断电路全部输入中 1 的个数奇偶性的电路称为（ ） 。A 触发器 B 计数器 C 数据选择器 D 奇偶校验器7. 构成模值为 256 的二进制计数器，需要（ ）级触发器。A 2 B 128 C 8 D 2568. 同步计数器是指（ ）的计数器。A 由同类型的触发器构成 B 各触发器时钟端连在一起，统一由系统时钟控制C 可用前级的输出做后级触发器的时钟 D 可用后级的输出做前级触发器的时钟9.可以用来暂时存放数据的器件是（ ） 。A
4、 计数器 B 寄存器 C 全加器 D 序列信号检测器 10. 在 10 位 D/A 转换器中，其分辨率是（ ） 。A B C D 101024102321三、根据给定的输入波形，画出下列各电路的输出波形1. 门电路如图 3.1（a）所示，输入 A、B 和 C 的波形如图 3.1（b） ，根据输入波形画出输出 F 的波形。2. 门电路如图 3.2（a）所示，输入 A、B 和 C 的波形如图 3.2（b） ，根据输入波形画出输出 F 的波形。3. 触发器电路如图 3.3（a）所示，输入 A、B 的波形如图 3.3（b）所示，试画出 和Q的波形，设触发器的初态为 0 态。QC 图 3.2 (b)1A
5、B F(a) 00010000111.001101110101 2.公式法 ;卡诺图法 3.真值表 4.逻辑函数5. BEDC)A(6.编码7.译码； .半加器；全加器9.2；和10.组合逻辑电器；触发器2、单项选择题. . . . . . . . . .B三、根据给定的波形，画出下列各电路的输出波形1. CBAFABCF2.F=（A+B ）CABCFF3.ABQ 状态不定状态不定4.CPJKF14、分析题1.解：F 1= m (1,2,4,7) F2= m (3,5,6,7)功能：全加器，F1 和 F2:向高位进位2.解：SO= BA CO=ABA B SO CO0 00 11 01 10
6、01 01 00 1电路：半加器 A,B 两个加收，SO: 和； CO：向高位进位5、设计题1.解：F(A,B,C)= m(0,1,2,4,6)= DBCACBDACB选取 A,B,C 为数据控制端= D)(CBA D0: D1: D2: CBA D3: 电路图：MAX（74LS151）“1”DY YENA2A1A0D7 D6 D5 D4 D3 D2 D1 D0Q2、解：设计图如下，Q 端为输出端，D 端为数据输入端， 为复位DR端， 为置数端，EP ET 为工作状态控制端，CP 为脉冲输入端LDABC设计过程：采用预置数法，把第 1 片的进位输出端 C 与第二片的工作状态控制端 EP、ET 相连，当第一片计满 16 时 C 输出 1，第二片开始工作并计入 1，下个脉冲到来时第一片的 C 变为 0，第一片开始从 0 计数，当第一片的 Q3 Q2 Q1Q0 为 0111 且第二片的 Q3 Q2 Q1Q0为 0001 时，与非门的输出变为 0 了，置数端处于有效工作状态，把两片的 Q 端全部置成零，开始新一轮的计数，计数范围为 023，共计 24 个脉冲，实现 24 进制计数器
