1、第八章 CPU结构和功能,教学目标： 掌握CPU的结构； 理解指令周期的概念； 了解指令流水的概念； 掌握中断系统的原理和过程； 教学重点： CPU的结构； 指令周期数据流； 中断系统；,第八章 CPU结构和功能,8.1 CPU 的结构,一、 CPU的功能,取指令,分析指令,执行指令，发出各种操作命令,控制程序输入及结果的输出,总线管理,处理异常情况和特殊请求,1. 控制器的功能,2. 运算器的功能,实现算术运算和逻辑运算,指令控制,操作控制,时间控制,数据加工,处理中断,PC IR,ALU 寄存器,中断系统,1.使用系统总线的CPU,CU 时序电路,二、CPU结构框图,2. CPU 的内部结
2、构,1. 用户可见寄存器,(1) 通用寄存器,存放操作数,可作 某种寻址方式所需的 专用寄存器,(2) 数据寄存器,存放操作数（满足各种数据类型）,两个寄存器拼接存放双倍字长数据,(3) 地址寄存器,存放地址，其位数应满足最大的地址范围,用于特殊的寻址方式 段基值 栈指针,(4) 条件码寄存器,存放条件码，可作程序分支的依据,如 正、负、零、溢出、进位等,三、 CPU 的寄存器,(1) 控制寄存器,PC,控制 CPU 操作,(2) 状态寄存器,其中 MAR MDR IR 用户不可见,PSW 寄存器,程序状态字寄存器 存放条件码等,PC 用户可见,3. 举例,Z8000 8086 MC 6800
3、0,MAR,M,MDR,IR,2. 控制和状态寄存器,1. CU 产生全部指令的微操作命令序列,2. 中断系统,参见 第四篇,五、ALU,参见 8.4,参见 第六章,四、 控制单元 CU 和中断系统,8.2 指令周期,一、指令周期的基本概念,1 指令周期,取出并执行一条指令所需的全部时间,完成一条指令,取指、分析,取指周期,执行周期,执行,2 每条指令的指令周期不同,NOP,ADD mem,MUL mem,3 具有间接寻址的指令周期,4 带有中断周期的指令周期,5 指令周期流程,6 CPU工作周期的标志,CPU访存有四种性质,取 指令,取 地址,取 操作数,存 程序断点,取址周期,间址周期,执
4、行周期,中断周期,CPU的四个工作周期,二、指令周期的数据流,1 取指周期数据流,2 间址周期数据流,3 执行周期数据流,不同指令的执行周期数据流不同,4 中断周期数据流,8.3 指令流水,一、如何提高机器速度,1 提高访存速度,2 提高I/O和主机之间的传送速度,3 提高运算器速度,提高整机处理能力,高速器件,改进系统结构，开发系统的并行性,二、系统的并行性,1 并行的概念,并行,并发,同时,两个或两个以上事件在同一时间段发生,两个或两个以上事件在同一时刻发生,时间上互相重叠,2 并行性的等级,过程级（程序、进程）,指令级（指令之间）,粗粒度,细粒度,软件实现,硬件实现,三、指令流水原理,1
5、 指令的串行执行,2 指令的二级流水,总有一个部件空闲,指令预取,若 取指 和 执行 阶段时间上 完全重叠,3 影响指令流水效率加倍的因素,（1）执行时间取指时间,（2）条件转移指令 对指令流水的影响,猜测法,解决办法？,4 指令的六级流水,完成 一条指令,串行执行,六级流水,6 个单位时间,14 个单位时间,三、影响指令流水性能的因素,1 结构相关-访存冲突,解决办法,指令存储器和数据存储器分开,指令预取技术（适用于访存周期短的情况）,2 数据相关,3 控制相关,3 控制相关,3 控制相关,五、流水线结构,1 指令流水线结构,完成一条指令分 7段，每段需一个时钟周期,若 流水线不出现断流,不
6、采用流水技术,理想情况下，7级流水 的速度是不采用流水技术的 7倍,1 个时钟周期出 1 结果,7 个时钟周期出 1 结果,2 运算流水线,完成 浮点加减 运算 可分,对阶、尾数求和、规格化 三段,8.4 中断系统,一、概述,1 引起中断的各种因素,（1）人为设置的中断,如 转管指令,（2）程序性事故 溢出、操作码不能识别、除法非法,（3）硬件故障,（4）I/O设备,（5）外部事件 用 键盘中断 现行程序,2 中断系统需解决的问题,（1）各中断源 如何 向CPU 提出请求？,（2）各中断源 同时 提出 请求 怎么办？,（3）CPU什么 条件、什么 时间、以什么 方式响应中断？,（4）如何 保护
7、现场？,（5）如何 寻找入口地址？,（6）如何 恢复现场，如何 返回？,（7）处理中断的过程中又 出现新的中断 怎么办？,硬件 + 软件,二、中断请求标记和中断判优逻辑,2 中断判优逻辑,（1）硬件实现（排队器）, 集中 在 CPU 内,参见第五章,INTR1、INTR2、INTR3、INTR4 优先级 按 降序 排列,（2）软件实现（程序查询）,A、B、C 优先级按 降序 排列,三、中断服务程序入口地址的寻找,1 硬件向量法,2 软件查询法,八个中断源1、2、8按 降序 排列,M,四、中断响应,1 响应中断的条件,2 响应中断的时间,允许中断触发器 EINT=1,指令执行周期结束时刻由CPU
8、发查询时刻,至排队器,3 中断隐指令,（1）保护程序断点,断点存于 特定地址（0号地址）内,（2）寻找服务程序入口地址,断点 进栈,（3）硬件关中断,INT 中断标记,EINT 允许中断,R-S 触发器,五、保护现场和恢复现场,1 保护现场,2 恢复现场,中断服务程序 完成,中断服务程序,六、中断屏蔽技术,1 多重中断的概念,2 实现多重中断的条件,（1）提前 设置 开中断 指令,（2）优先级别高 的中断源 有权中断优先级别低的 的中断源,主程序,3 屏蔽技术,（1）屏蔽触发器的作用,MASK=0（未屏蔽）,INTR=1 能被置“1”,MASKi=1（屏蔽）,INTPi=0（不能被排队选中）,（2）屏蔽字,16个中断源按1、2、316按 降序 排列,（3）屏蔽技术可改变优先等级P369,0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1,0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1,6#比5#优先级高,（4）屏蔽技术的其他应用,可以 人为的屏蔽 某个中断源的请求,便于程序控制,4 多重中断的断点保护,（1）断点进栈,（2）断点存入“0”地址,中断隐指令 完成,中断隐指令 完成,中断周期,命令存储器写,三次中断，三个断点都存入“0”地址,
