1、= 98-4-22 : 10:08 = P8339 :r -. U -1 +tw +tw (cu) +tw (CS) 且等于820ns，更新速率为1.21MHz。但是，对于满度输入阶跃跳变，10位DAC建立时间为12.5S，这把更新速率限制至80蛙恒。3.6 串行接口当片选CS为低电平时，输入数据读入16位移位寄存器，它由时钟同步且最高有效位在前。SLCK输入的上升沿把数据移入输入寄存器。接着CS的上升沿把数据传送至DAC寄存器。当E为高电平时，输入数据不能由时钟同步送入输入寄存器。所有CS由跳变应当发生在SCLK输入为低电平时。如果不使用菊花链(级联)功能(见“菊花链接器件“一节)，那么可以
2、如图10所示那样使用MSB在前的12位输入数据序列z12 BIta-一一一一MSB x=不关，心LSB 己叫 lF 怕OataBlts 图1012位输入数据序列否则，可以如图11所示传送4个高虚拟位(spperdummybits)在前的16位数据。16 BI MSB LSB 4 Upper Oummy Bita 100ata Bita x=不关，心图1116位输入数据序列来自DOUT的数据需要输入时钟的16个下降沿，因此，需要额外的时钟宽度。当菊花链接(级联)多个TLC5615器件时，因为数据传送需要16个输入时钟周期加上一个额外的输入时钟下降沿使数据在DOUT端输出(见图1)，所以数据需要4
3、个高虚拟位(upper dummy bits)。为了提供与12位数据转换器传送的硬件与软件兼容性，两个额外(次-LSB)位总是需要的。TLC5615三线接口与SPI、QSPI*以及Microwire串行标准相兼容。硬件连接示于图12和图130SPI和Microwire接口传送8位字节形式的数据。因此，要把数据输入到DAC需要两个写周期。QSPI接口具有从8位至16位的可变输入数据长度，可以在一个写周期之内装载DAC输入寄存器。= 98-4-22 : 10:08 = P&S式汉力源电子股份有限公司10-9 “-s m俑-c a C E CP。=0，CPHA=。注释A:对于写TLC5615，DOU
4、T-SI的连接并不注释A:对于写TLC5615，DO盯-MISO的连接并不需要，但是，如果需要的话这可用于校验数据的传送。需要，但是可以用于校验数据的传送。图12Microwire连接图13SPIIQSP主接* CPOL=O, CPHA=O, QSPI协议规定3. 7 菊花链接(daisy-chaining)器件假如时序关系合适，建立时间tsu(css) (CS为低电平至SCLK为高电平)大于建立时间tsums)加传输延迟时间tpdDOUTl (见数字输入时序要求一小节)，那么可以通过在一个链路(chain)中把一个器件的DOl端连接到下一个器件的DIN端实现DAC的菊花链接(级联)0DIN处
5、的数据延迟16个时钟周期加一个时钟宽度后出现在DOUToDOUT是低功率的图腾柱(totem-poled，即推拉输出电路输出。当CS为低电平时，DOUT 在SCLK下降沿变电。当CS为高电平时，DO盯保持在最近数据位的值并不进入高阻状态。3.8 使用单端电源的线性度、失调和增益误差当放大器用单电源工作时，电压失调(voltageofIset)可以为正或负。在正失调情况下，输出电压根据第一个代码的改变而改变。在负失调的情况下，根据失调电压的大小，输出电压可以不随第一个代码而改变。输出放大器试图把输出驱动至负电压。然而，由于大多数负电源电压为地，所以输出不可能驱动至低于地而是把输出捂拉在OV。因此
6、输出电压保持为零直到输入代码值产生足够的输出电压以克服负失调电压为止，其结果将产生如图8所示的转换函数。Ou帆ab阔ov 喻“图14负失调的影响(单电源)此失调误差(不是线性度误差)产生这种断点(breakpoint)，如果输出缓冲器可以驱动至低于地电平，那么转换函数将根据虚线所示规律变化。对于DAC，在校正了失调(ofIset)和满度(缸11sIe)或用某种方法考虑其影响之后，在零输入代码(所有输入为0)和满度代码(所有输入为1)之间测量线性度(linearity)。但是，当失调为负时，由于转移函数中的断点，单电源工作不容许调整。因此，在满度代码和产生正输出电压的最小代码之间测量线性度。对于
7、TLC5615，零度(失调)误差为正或负3LSB(最大值)。依据负失调的最大指标计算代码。DAC Coda 3.9 电源旁踏和接地安排使用分离的模拟和数据地平面的印制电路板提供最佳的系统性能。绕线(wire-wrap )的电路板工作得不好且不应当使用。两个地平面应当在低阻抗电源处连接在一起。通过把DACAGND端连接到系统模拟地平面(该平面能确保模拟地电流流动良好且地平面上的电压降可以忽略)可以实现最佳的接地连接。= 98-4-22 : 10:08 = P&S式汉力源电子殷份有限公司10-10 在VDD和AGND之间应当连接一个0.1F的陶瓷旁路电容且应当用短引线安装在尽可能靠近器件的地方.使
8、用缺氧体环如ritebeads)可以进一步隔离系统模拟电源与数字电源。圄1王表示接地平面的布局和旁路技术.Analog Ground同ane回15电源旁路3.10 节省功率当系统不使用DAC时，把DAC寄存器设置为全。可以使基准电阻阵列和输出负载的功耗为最小。3. 11 有关交流的考虑3. 11. 1 撒字锁通(digitalfeedthrough) 即使CS为高电平，任何数字输入或输出端的高速串行数据也可能通过DAC封装内部的杂散电容进行糯合并作为数字馈通出现在DAC模拟输出端.数字馈通由保持cs为高电平并从D剧发送0101010101至DO盯来测量.3.11.2 模拟馈通(analogfeedthrough) 较高频率的模拟输入信号可能通过内部杂散电容藕合到输出.模拟愤通由保持CS为高电平，设置DAC代码至全0，扫描(swe叩ing)加重REF町的频率并监视DAC的输出来测量。
