1、1电子科技大学网络教育考卷（B 卷）(20 年至 20 学年度第 学期)考试时间 年 月 日(120 分钟) 课程 数字逻辑设计及实践（本科） 教师签名_ 大题号 一 二 三 四 五 六 七 八 九 十 合 计得 分一、填空题(每空 1 分，共 20 分)1、请完成如下的进制转换：10110.11 2= 26.6 8= 22.75 10= 16.C 16；2、28.5 10= 11100.1 2= 34.4 8= 1C.8 16= 00101000.0101 8421BCD3、某带符号的二进制数的反码是 1010101，则该数对应的原码是 1101010 ，补码是 1101011 ；4、AB=
2、 AB /+A/B ；(AB) /= AB+A/B/ ；5、正逻辑和负逻辑之间的关系是 对偶 ；6、请问图 1-6 的逻辑为：Y= A/ ；7、已知某集成门电路输出和输入的高电平的最小值分别为 ；输minIHinOV、出和输入的低电平最大值分别为： ；请问该门电路高电平的直流maxILaxOV、噪声容限 = ；低电平的直流噪声容限 = ；NHVminHinINLmaxILaxO8、某状态机的状态数为 129，请问至少需要 8 位编码才能完成；9、如果要从多路输入数据中，选出一路作为输出，应采用 数字选择 器来实现；10、如果要比较两个二进制数的大小，应采用 比较器 器来实现；11、如果待实现的
3、时序状态机中存在状态循环圈，应采用 计数器 器来实现；12、同时具备置 0、置 1、保持和反转的触发器是 JK 触发器；二、选择题（每题 1 分，共 10 分）1、 将十进制运算（-125-3）转换成带符号的 8 位（包括符号位）二进制补码运算，其结果为：. 00000000 . 10000000 . 11111111 . 100000112、请问下列逻辑中，与(A B)/相同的逻辑是 ；. A /+B/ . A+B . A B . A /B/3、已知逻辑 F(ABC)=m (1,3,5,7)，则下面的描述为正确的是：. F(ABC)=M (0,2,4,6) . F=C . F D=m (0,
4、2,4,6) . F=A+B4、要实现 8 选 1 的数据选择器，则地址输入（选择输入）和多路数据端得个数分别为：. 8、3 . 3 、8 . 8、8 . 3、35、如果实现 5-32 的译码器电路，需要 个 74138（3-8 译码器）来实现：. 2 . 3 . 4 . 86、要实现 256 进制（模为 256）的二进制计数器，需要 个 74163（4 位二进制加计数器）来实现. 2 . 3 . 8 . 167、要实现有效状态数为 8 的环形计数器，则所需移位寄存器中的触发器个数为：. 8 . 4 . 3 . 28、如果用触发器和门电路来实现 12 进制的计数器，则至少需要 个触发器：. 2
5、 个 . 3 个 . 4 个 . 5 个9、一个 JK 触发器的驱动方程为 ，则其逻辑功能与以下哪种触发器相同：XKJ. JK 触发器 . SR 触发器. D 触发器 . T 触发器10、下面关于移位寄存器型计数器的反馈函数的描述不正确的是：. 反馈函数输入输出到移位寄存器的串行输入端. 反馈函数是现态的函数. 反馈函数中可以有存储单元. 反馈函数是个组合逻辑单元三、判断题（每题 1 分，共 10 分）1、存储单元是时序状态机不可缺少的组成部分；（ ）2、7485 为 4 位二进制比较器。如果二进制数 A=B，则其输出必将是 Y（A=B） 有效；（ ）3、所有类型的触发器其状态更新都发生在时钟
6、触发沿上；（ ）4、米利型时序逻辑的输出仅仅取决于当前现态的值；（ ）5、穆尔型时序逻辑的输出仅仅取决于当前现态的值；（ ）6、异步时序逻辑电路中各个触发器所用的时钟触发沿不完全相同；（ ）7、如果两个时序逻辑的状态转换关系以及所选择的触发器都相同，则其逻辑图也相同；（ ）8、时序逻辑可以没有输出，但是组合逻辑必须有输出；（ ）9、要实现模为 100 的计数器（有效计数循环圈的状态数为 100） ，则需要 10 片74160（十进制计数器）来实现；（ ）10、环形计数器的有效状态个数，与其位数相同；（ ）四、卡诺图化简（8 分）请将逻辑 F(A,B,C,D)=m (1,2,3,5,7)+d(1
7、0,11,12,13,14,15)化简成最简与或式；F=A/D+A/B/C姓名_专业名称_班号_学号_教学中心_密封线图 1-62五、组合逻辑分析，要求如下：（8 分）请分析图 5 所示逻辑的逻辑功能。并画出其真值表；解：该题目为一加法器电路，完成的加法为：Y3Y2Y1Y0=DCBA+0011,故真值表如下：D C B A Y3 Y2 Y1 Y00 0 0 0 0 0 1 10 0 0 1 0 1 0 00 0 1 0 0 1 0 10 0 1 1 0 1 0 00 1 0 0 0 1 1 10 1 0 1 1 0 0 00 1 1 0 1 0 0 10 1 1 1 1 0 1 01 0 0
8、0 1 0 1 11 0 0 1 1 1 0 01 0 1 0 1 1 0 11 0 1 1 1 1 1 01 1 0 0 1 1 1 11 1 0 1 0 0 0 01 1 1 0 0 0 0 11 1 1 1 0 0 1 0六、时序逻辑分析，要求如下：（14 分）分析图 6 所示电路，具体要求如下：1、 写出驱动方程和输出方程；2、 写出状态方程；3、 画出状态转换图或者转换表1、驱动方程状态方程：2、输出方程：3、状态表：或者状态图：七、组合逻辑设计，要求如下：（8 分）请设计一个三人表决电路。三个人表决一个决议，如果两个或者两个以上的人同意，则决议通过，否则，决议被否决。具体要求如下：
9、1、 画出真值表；2、 求出与非-与非函数式；3、 画出逻辑图；1、 真值表ABC F图 5图 60QA0D010* 0Q1A)QA()(Y3000 0001 0010 0011 1100 0101 1110 1111 12、 函数式 / )BC()A()ABC()()CAB()()7,653(m)ABC(F 3、 逻辑图其他形式的逻辑图略八、时序逻辑设计，要求如下：（10 分）利用一个 D 触发器和一定的门电路实现 JK 触发器的逻辑功能。要求写出所选触发器的驱动方程，并画出逻辑图；1、 JK 触发器的状态表和状态方程Q*=JQ/+K/Q2、 根据 D 触发器的特性方程可以得到其驱动方程如下：Q*=D=JQ/+K/Q3、 逻辑图九、时序逻辑设计，要求如下：（12 分）利用移位寄存器设计一个 11101000 的串行序列发生器，要求如下：1、 画出状态转化图2、 求出反馈函数3、 完成给定电路图，实现该逻辑1、 选用 3 位的移位寄存器来实现该逻辑状态图如下：2、 反馈函数可以通过如下方式确定，其 F 为反馈函数输出值：反馈函数：F=Q2 /Q1/+Q2/Q0+Q2Q1Q0/3、 电路图1
