1、实验四 基于 Quartus 的硬件描述语言的拔河电路设计1、实验内容基于前期原理图电子拔河电路，甲、乙双方分别按动己方按键，按键的次数分别在双方的两个数码管上显示，当喊停止的时候，数码管数字较大的一方获胜，连续比赛多局以定胜负。二、实验工具1、DE0 开发板一个2、Quartus 2 16 软件3、VHDL 语言三、实验准备1、学习 VHDL 语言，了解基本语法规则和基本语句。2、明确所实现的电路所需要的器件，并且明确用 VHDL 实现该器件的基本逻辑关系和基本语句。实验所需要的器件为百进制计数器、比较器和译码器。3、明确 VHDL 实体的定义，明确实体的输入输出，并且明确实现该实体的基本语
2、法和基本步骤。4、必须明确实体层次的概念，在低层次实体中，必须明确各个输入输出之间的联系，以结构的方式构建高层次实体。四、实验程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY test4 ISPORT(KEY1,KEY2,KEY3,CLOCK_IN: IN STD_LOGIC;HEX0,HEX1,HEX2,HEX3,HEX4,HEX5: OUT STD_LOGIC_VECTOR(6 DOWNTO 0);com:OUT STD_LOGIC_VECTOR(2 DOWNTO 0);END
3、 test4;-以下为百进制计数器设计实体-LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY COUNT_100 ISPORT(clk,clr: IN STD_LOGIC;-date_in: IN STD_LOGIC_VECTOR(3 DOWNTO 0);lo_out,hi_out:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END COUNT_100;ARCHITECTURE fwm OF COUNT_100 ISSIGNAL hi_tmp,lo_tmp: ST
4、D_LOGIC_VECTOR(3 DOWNTO 0);-SIGNAL load_cnt : STD_LOGIC_VECTOR(1 DOWNTO 0);BEGIN-load_cnt=“1010“ THEN lo_tmp=“1010“ THEN hi_tmp dis_out dis_out dis_out dis_out dis_out dis_out dis_out dis_out dis_out dis_outdis_outb THEN gtCLOCK_IN,clk_out=CLK_OUT);U1: COUNT_100 PORT MAP(clk=KEY1,CLR=CLK_OUT,lo_out=
5、tem_lo_1,hi_out=tem_hi_1);U2: COUNT_100 PORT MAP(clk=KEY2,CLR=CLK_OUT,lo_out=tem_lo_2,hi_out=tem_hi_2);U3: DIS PORT MAP(date_in=tem_lo_1,dis_out=HEX0);U4: DIS PORT MAP(date_in=tem_hi_1,dis_out=HEX1);U5: DIS PORT MAP(date_in=tem_lo_2,dis_out=HEX2);U6: DIS PORT MAP(date_in=tem_hi_2,dis_out=HEX3);U7: C
6、OMPARE PORT MAP(a(0)=tem_lo_1(0),a(1)=tem_lo_1(1),a(2)=tem_lo_1(2),a(3)=tem_lo_1(3),a(4)=tem_hi_1(0), a(5)=tem_hi_1(1), a(6)=tem_hi_1(2), a(7)=tem_hi_1(3),b(0)=tem_lo_2(0),b(1)=tem_lo_2(1),b(2)=tem_lo_2(2),b(3)=tem_lo_2(3),b(4)=tem_hi_2(0), b(5)=tem_hi_2(1), b(6)=tem_hi_2(2), b(7)=tem_hi_2(3),lt=lt_
7、mid,eq=eq_mid,gt=gt_mid);U8: COMPARE PORT MAP(a(0)=tem_lo_1(0),a(1)=tem_lo_1(1),a(2)=tem_lo_1(2),a(3)=tem_lo_1(3),a(4)=tem_hi_1(0), a(5)=tem_hi_1(1), a(6)=tem_hi_1(2), a(7)=tem_hi_1(3),b(0)=tem_lo_2(0),b(1)=tem_lo_2(1),b(2)=tem_lo_2(2),b(3)=tem_lo_2(3),b(4)=tem_hi_2(0), b(5)=tem_hi_2(1), b(6)=tem_hi
8、_2(2), b(7)=tem_hi_2(3),lt=COM(0),eq=COM(1),gt=COM(2);U9: COUNT_10 PORT MAP(clk=lt_mid,clr=KEY3,COUNT_10_OUT=COUNT_10_DATE_OUT1);U10: COUNT_10 PORT MAP(clk=gt_mid,clr=KEY3,COUNT_10_OUT=COUNT_10_DATE_OUT2);U11: DIS PORT MAP(date_in=COUNT_10_DATE_OUT1,dis_out=HEX4);U12: DIS PORT MAP(date_in=COUNT_10_DATE_OUT2,dis_out=HEX5);END fwm;五、实验结果1、没加五秒的脉冲之前的结果：2、加了五秒脉冲后的结果
