1、微电子封装工艺的发展摘要：本文介绍微电子封装技术的发展过程和趋势，同时介绍了各个时期不同种类的封装技术，也做了对现在国内对于微电子封装技术不足的分析和对发展前景的展望和构想。关键字：为电子封装 发展趋势 优点一、封装技术的发展从 80 年代中后期，开始电子产品正朝着便携式、小型化、网络化和多媒体化方向发展，这种市场需求对电路组装技术提出了相应的要求，单位体积信息的提高( 高密度 )和单位时间处理速度的提高(高速化)成为促进微电子封装技术发展的重要因素。1.1 片式元件：小型化、高性能片式元件是应用最早、产量最大的表面组装元件。它主要有以厚薄膜工艺制造的片式电阻器和以多层厚膜共烧工艺制造的片式独
2、石电容器，这是开发和应用最早和最广泛的片式元件。随着工业和消费类电子产品市场对电子设备小型化、高性能、高可靠性、安全性和电磁兼容性的需求，对电子电路性能不断地提出新的要求，片式元件进一步向小型化、多层化、大容量化、耐高压、集成化和高性能化方向发展。在铝电解电容和钽电解电容片式化后，现在高 Q 值、耐高温、低失真的高性能 MLCC 已投放市场；介质厚度为 10um 的电容器已商品化，层数高达 100 层之多；出现了片式多层压敏和热敏电阻，片式多层电感器，片式多层扼流线圈，片式多层变压器和各种片式多层复合元件；在小型化方面，规格尺寸从 3216212516081005 发展，目前最新出现的是 06
3、03(长0.6mm，宽 0.3mm)，体积缩小为原来的 0.88%。 集成化是片式元件未来的另一个发展趋势，它能减少组装焊点数目和提高组装密度，集成化的元件可使Si 效率 (芯片面积/基板面积)达到 80%以上，并能有效地提高电路性能。由于不在电路板上安装大量的分立元件，从而可极大地解决焊点失效引起的问题。1.2 芯片封装技术：追随 IC 的发展而发展数十年来，芯片封装技术一直追随着 IC 的发展而发展，一代 IC 就有相应一代的封装技术相配合，而 SMT 的发展，更加促进芯片封装技术不断达到新的水平。六七十年代的中、小规模 IC，曾大量使用 TO 型封装，后来又开发出DIP、PDIP，并成为
4、这个时期的主导产品形式。八十年代出现了 SMT，相应的IC 封装形式开发出适于表面贴装短引线或无引线的 LCCC、PLCC、SOP 等结构。在此基础上，经十多年研制开发的 QFP 不但解决了 LSI 的封装问题，而且适于使用 SMT 在 PCB 或其他基板上表面贴装，使 QFP 终于成为 SMT 主导电子产品并延续至今。为了适应电路组装密度的进一步提高，QFP 的引脚间距目前已从 1.27mm 发展到了 0.3mm 。由于引脚间距不断缩小，I/O 数不断增加，封装体积也不断加大，给电路组装生产带来了许多困难，导致成品率下降和组装成本的提高。另一方面由于受器件引脚框架加工精度等制造技术的限制0.
5、3mm 已是 QFP 引脚间距的极限，这都限制了组装密度的提高。于是一种先进的芯片封装 BGA(Ball Grid Array)应运而生，BGA 是球栅阵列的英文缩写，它的 I/O 端子以圆形或柱状焊点按阵列形式分布在封装下面，引线间距大，引线长度短。BGA 技术的优点是可增加 I/O 数和间距，消除 QFP 技术的高 I/O 数带来的生产成本和可靠性问题。BGA 的兴起和发展尽管解决了 QFP 面临的困难，但它仍然不能满足电子产品向更加小型、更多功能、更高可靠性对电路组件的要求，也不能满足硅集成技术发展对进一步提高封装效率和进一步接近芯片本征传输速率的要求，所以更新的封装 CSP(Chip
6、Size Package)又出现了，它的英文含义是封装尺寸与裸芯片相同或封装尺寸比裸芯片稍大。日本电子工业协会对 CSP 规定是芯片面积与封装尺寸面积之比大于 80%。CSP 与 BGA 结构基本一样，只是锡球直径和球中心距缩小了、更薄了，这样在相同封装尺寸时可有更多的 I/O 数，使组装密度进一步提高，可以说 CSP 是缩小了的 BGA。CSP 之所以受到极大关注，是由于它提供了比 BGA 更高的组装密度，而比采用倒装片的板极组装密度低。但是它的组装工艺却不像倒装片那么复杂，没有倒装片的裸芯片处理问题，基本上与 SMT 的组装工艺相一致，并且可以像SMT 那样进行预测和返工。正是由于这些无法
7、比拟的优点，才使 CSP 得以迅速发展并进入实用化阶段。目前日本有多家公司生产 CSP，而且正越来越多地应用于移动电话、数码录像机、笔记本电脑等产品上。从 CSP 近几年的发展趋势来看，CSP 将取代 QFP 成为高 I/O 端子 IC 封装的主流。为了最终接近 IC 本征传输速度，满足更高密度、更高功能和高可靠性的电路组装的要求，还必须发展裸芯片(Bare chip)技术。裸芯片技术有两种主要形式：一种是 COB 技术，另一种是倒装片技术(Flip chip) 。 COB 技术 用 COB 技术封装的裸芯片是芯片主体和 I/O 端子在晶体上方，在焊接时将此裸芯片用导电/导热胶粘接在 PCB
8、上，凝固后，用 Bonder 机将金属丝(Al或 Au)在超声、热压的作用下，分别连接在芯片的 I/O 端子焊区和 PCB 相对应的焊盘上，测试合格后，再封上树脂胶。 与其它封装技术相比，COB 技术有以下优点：价格低廉；节约空间；工艺成熟。COB 技术也存在不足，即需要另配焊接机及封装机，有时速度跟不上；PCB 贴片对环境要求更为严格；无法维修等。Flip chip 技术Flip chip，又称为倒装片，与 COB 相比，芯片结构和 I/O 端(锡球)方向朝下，由于 I/O 引出端分布于整个芯片表面，故在封装密度和处理速度上 Flip chip 已达到顶峰，特别是它可以采用类似 SMT 技术
9、的手段来加工，故是芯片封装技术及高密度安装的最终方向。90 年代，该技术已在多种行业的电子产品中加以推广，特别是用于便携式的通信设备中。裸芯片技术是当今最先进的微电子封装技术。随着电子产品体积的进一步缩小，裸芯片的应用将会越来越广泛。从 1997 年以来裸芯片的年增长率已达到 30%之多，发展较为迅速的裸芯片应用包括计算机的相关部件，如微处理器、高速内存和硬盘驱动器等。除此之外，一些便携式设备，如电话机和传呼机，也可望于近期大量使用这一先进的半导体封装技术。最终所有的消费电子产品由于对高性能的要求和小型化的发展趋势，也将大量使用裸芯片技术。元器件的缩小则可以大大推进电子产品体积的缩小，以移动电
10、话为例，90 年代重 220g，而现在最轻的已达 57 克，可以很容易地放进上衣口袋里。1.3 微组装：新一代组装技术微组装技术是 90 年代以来在半导体集成电路技术、混合集成电路技术和表面组装技术(SMT)的基础上发展起来的新一代电子组装技术。微组装技术是在高密度多层互连基板上，采用微焊接和封装工艺组装各种微型化片式元器件和半导体集成电路芯片，形成高密度、高速度、高可靠的三维立体机构的高级微电子组件的技术。多芯片组件(MCM)就是当前微组装技术的代表产品。它将多个集成电路芯片和其他片式元器件组装在一块高密度多层互连基板上，然后封装在外壳内，是电路组件功能实现系统级的基础。MCM 采用 DCA
11、(裸芯片直接安装技术)或CSP，使电路图形线宽达到几微米到几十微米的等级。在 MCM 的基础上设计与外部电路连接的扁平引线，间距为 0.5mm，把几块 MCM 借助 SMT 组装在普通的 PCB 上就实现了系统或系统的功能。当前 MCM 已发展到叠装的三维电子封装(3D)，即在二维 X、Y 平面电子封装(2D)MCM 基础上，向 Z 方向，即空间发展的高密度电子封装技术，实现3D，不但使电子产品密度更高，也使其功能更多，传输速度更快，性能更好，可靠性更好，而电子系统相对成本却更低。对 MCM 发展影响最大的莫过于 IC 芯片。因为 MCM 高成品率要求各类IC 芯片都是良好的芯片(KGD)，而
12、裸芯片无论是生产厂家还是使用者都难以全面测试老化筛选，给组装 MCM 带来了不确定因素。CSP 的出现解决了 KGD 问题，CSP 不但具有裸芯片的优点，还可像普通芯片一样进行测试老化筛选，使 MCM 的成品率才有保证，大大促进了 MCM的发展和推广应用。二、封装技术种类自二十世纪几十年代以来迅速发展的新型微电子封装技术，包括寒秋阵列封装（BGA）、芯片尺寸封装（CSP）、原片级封装（WLP ）、三位封装（3D）和系统封装（SIP ）等项技术。2.1 焊球阵列封装(BGA)阵列封装(BGA)是世界上九十年代初发展起来的一种新型封装。这种 BGA 的突出的优点：电性能更好：BGA 用焊球代替引线
13、，引出路径短，减少了引脚延迟、电阻、电容和电感;封装密度更高 ;由于焊球是整个平面排列，因此对于同样面积，引脚数更高。例如边长为 31mm 的 BGA，当焊球节距为1mm 时有 900 只引脚，相比之下，边长为 32mm，引脚节距为 0.5mm 的 QFP只有 208 只引脚;BGA 的节距为 1.5mm、1.27mm 、1.0mm、0.8mm、0.65mm和 0.5mm，与现有的表面安装工艺和设备完全相容，安装更可靠;由于焊料熔化时的表面张力具有“自对准 “效应，避免了传统封装引线变形的损失，大大提高了组装成品率;BGA 引脚牢固，转运方便;焊球引出形式同样适用于多芯片组件和系统封装。因此，
14、BGA 得到爆炸性的发展。BGA 因基板材料不同而有塑料焊球阵列封装(PBGA)，陶瓷焊球阵列封装(CBGA)，载带焊球阵列封装(TBGA)，带散热器焊球阵列封装(EBGA) ，金属焊球阵列封装 (MBGA)，还有倒装芯片焊球阵列封装(FCBGA。PQFP 可应用于表面安装，这是它的主要优点。但是当 PQFP 的引线节距达到 0.5mm 时，它的组装技术的复杂性将会增加。所以 PQFP 一般用于较低引线数(208 条) 和较小的封装休尺寸(28mm 见方)。因此，在引线数大于 200 条以上和封装体尺寸超过 28mm 见方的应用中，BGA 封装取代 PQFP 是必然的。在以上几类 BGA 封装
15、中，FCBGA 最有希望成为发展最快的 BGA 封装，我们不妨以它为例，叙述 BGA 的工艺技术和材料。FCBGA 除了具有 BGA 的所有优点以外，还具有：热性能优良，芯片背面可安装散热器;可靠性高，由于芯片下填料的作用，使 FCBGA 抗疲劳寿命大大增强;可返修性强。FCBGA 所涉及的关键技术包括芯片凸点制作技术、倒装芯片焊接技术、多层印制板制作技术(包括多层陶瓷基板和 BT 树脂基板 )、芯片底部填充技术、焊球附接技术、散热板附接技术等。它所涉及的封装材料主要包括以下几类。凸点材料：Au、PbSn 和 AuSn 等;凸点下金属化材料：Al/Niv/Cu、Ti/Ni/Cu 或Ti/W/A
16、u;焊接材料： PbSn 焊料、无铅焊料;多层基板材料：高温共烧陶瓷基板(HTCC)、低温共烧陶瓷基板(LTCC)、BT 树脂基板;底部填充材料：液态树脂;导热胶：硅树脂;散热板：铜。目前，国际上 FCBGA 的典型系列示于表 1。2.2 芯片尺寸封装(CSP)芯片尺寸封装(CSP)和 BGA 是同一时代的产物，是整机小型化、便携化的结果。美国 JEDEC 给 CSP 的定义是：LSI 芯片封装面积小于或等于 LSI 芯片面积 120%的封装称为 CSP。由于许多 CSP 采用 BGA 的形式，所以最近两年封装界权威人士认为，焊球节距大于等于 lmm 的为 BGA，小于 lmm 的为 CSP。
17、由于 CSP 具有更突出的优点：近似芯片尺寸的超小型封装;保护裸芯片; 电、热性优良;封装密度高;便于测试和老化;便于焊接、安装和修整更换。因此，九十年代中期得到大跨度的发展，每年增长一倍左右。由于 CSP 正在处于蓬勃发展阶段，因此，它的种类有限多。如刚性基板 CSP、柔性基板 CSP、引线框架型 CSP、微小模塑型 CSP、焊区阵列 CSP、微型 BGA、凸点芯片载体(BCC)、QFN 型 CSP、芯片迭层型 CSP 和圆片级 CSP(WLCSP)等。CSP 的引脚节距一般在 1.0mm 以下，有1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm 和 0.25mm 等
18、。表 2 示出了CSP 系列。一般地 CSP，都是将圆片切割成单个 IC 芯片后再实施后道封装的，而WLCSP 则不同，它的全部或大部分工艺步骤是在已完成前工序的硅圆片上完成的，最后将圆片直接切割成分离的独立器件。所以这种封装也称作圆片级封装(WLP) 。因此，除了 CSP 的共同优点外，它还具有独特的优点：封装加工效率高，可以多个圆片同时加工;具有倒装芯片封装的优点，即轻、薄、短、小 ;与前工序相比，只是增加了引脚重新布线(RDL)和凸点制作两个工序，其余全部是传统工艺;减少了传统封装中的多次测试。因此世界上各大型 IC 封装公司纷纷投入这类 WLCSP 的研究、开发和生产。WLCSP 的不
19、足是目前引脚数较低，还没有标准化和成本较高。图 4 示出了 WLCSP 的外形图。图 5 示出了这种 WLCSP 的工艺流程。WLCSP 所涉及的关键技术除了前工序所必须的金属淀积技术、光刻技术、蚀刻技术等以外，还包括重新布线(RDL)技术和凸点制作技术。通常芯片上的引出端焊盘是排到在管芯周边的方形铝层，为了使 WLP 适应了 SMT 二级封装较宽的焊盘节距，需将这些焊盘重新分布，使这些焊盘由芯片周边排列改为芯片有源面上阵列排布，这就需要重新布线(RDL)技术。另外将方形铝焊盘改为易于与焊料粘接的圆形铜焊盘，重新布线中溅射的凸点下金属(UBM)如 Ti-Cu-Ni 中的 Cu 应有足够的厚度(
20、如数百微米)，以便使焊料凸点连接时有足够的强度，也可以用电镀加厚 Cu 层。焊料凸点制作技术可采用电镀法、化学镀法、蒸发法、置球法和焊膏印刷法。目前仍以电镀法最为广泛，其次是焊膏印刷法。重新布线中 UBM 材料为 Al/Niv/Cu、T1/Cu/Ni 或 Ti/W/Au。所用的介质材料为光敏 BCB(苯并环丁烯 )或 PI(聚酰亚胺)凸点材料有 Au、PbSn、AuSn、In 等。2.3 3D 封装3D 封装主要有三种类型，即埋置型 3D 封装，当前主要有三种途径：一种是在各类基板内或多层布线介质层中“埋置“R 、C 或 IC 等元器件，最上层再贴装 SMC 和 SMD 来实现立体封装，这种结
21、构称为埋置型 3D 封装;第二种是在硅圆片规模集成(WSl) 后的有源基板上再实行多层布线，最上层再贴装 SMC 和SMD，从而构成立体封装，这种结构称为有源基板型 3D 封装;第三种是在 2D封装的基础上，把多个裸芯片、封装芯片、多芯片组件甚至圆片进行叠层互连，构成立体封装，这种结构称作叠层型 3D 封装。在这些 3D 封装类型中，发展最快的是叠层裸芯片封装。原因有两个。一是巨大的手机和其它消费类产品市场的驱动，要求在增加功能的同时减薄封装厚度。二是它所用的工艺基本上与传统的工艺相容，经过改进很快能批量生产并投入市场。据 Prismarks 预测，世界的手机销售量将从 2001 年的 393
22、M 增加到 2006 年的 785M1140M。年增长率达到 1524%。因此在这个基础上估计，叠层裸芯片封装从目前到 2006 年将以5060% 的速度增长。图 6 示出了叠层裸芯片封装的外形。它的目前水平和发展趋势示于表 3。叠层裸芯片封装有两种叠层方式，一种是金字塔式，从底层向上裸芯片尺寸越来越小;另一种是悬梁式，叠层的芯片尺寸一样大。应用于手机的初期，叠层裸芯片封装主要是把 FlashMemory 和 SRAM 叠在一起，目前已能把FlashMemory、DRAM、逻辑 IC 和模拟 IC 等叠在一起。叠层裸芯片封装所涉及的关键技术有如下几个。圆片减薄技术，由于手机等产品要求封装厚度越
23、来越薄，目前封装厚度要求在 1.2mm 以下甚至 1.0mm。而叠层芯片数又不断增加，因此要求芯片必须减薄。圆片减薄的方法有机械研磨、化学刻蚀或ADP(Atmosphere DownstreamPlasma)。机械研磨减薄一般在 150m左右。而用等离子刻蚀方法可达到 100m，对于 75-50m的减薄正在研发中 ;低弧度键合，因为芯片厚度小于 150m，所以键合弧度高必须小于 150m。目前采用 25m金丝的正常键合弧高为 125m，而用反向引线键合优化工艺后可以达到 75m以下的弧高。与此同时，反向引线键合技术要增加一个打弯工艺以保证不同键合层的间隙;悬梁上的引线键合技术，悬梁越长，键合时
24、芯片变形越大，必须优化设计和工艺;圆片凸点制作技术;键合引线无摆动(NOSWEEP)模塑技术。由于键合引线密度更高，长度更长，形状更复杂，增加了短路的可能性。使用低粘度的模塑料和降低模塑料的转移速度有助于减小键合引线的摆动。目前已发明了键合引线无摆动(NOSWEEP) 模塑技术。2.4 系统封装(SIP)实现电子整机系统的功能，通常有两个途径。一种是系统级芯片(Systemon Chip)，简称 SOC。即在单一的芯片上实现电子整机系统的功能; 另一种是系统级封装(SysteminPackage)，简称 SIP。即通过封装来实现整机系统的功能。从学术上讲，这是两条技术路线，就象单片集成电路和混
25、合集成电路一样，各有各的优势，各有各的应用市场。在技术上和应用上都是相互补充的关系，作者认为，SOC 应主要用于应用周期较长的高性能产品，而 SIP 主要用于应用周期较短的消费类产品。SIP 是使用成熟的组装和互连技术，把各种集成电路如 CMOS 电路、GaAs电路、SiGe 电路或者光电子器件、MEMS 器件以及各类无源元件如电容、电感等集成到一个封装体内，实现整机系统的功能。主要的优点包括：采用现有商用元器件，制造成本较低;产品进入市场的周期短 ;无论设计和工艺，有较大的灵活性;把不同类型的电路和元件集成在一起，相对容易实现。美国佐治亚理工学院 PRC 研究开发的单级集成模块(Single
26、Integrated Module)简称SLIM，就是 SIP 的典型代表，该项目完成后，在封装效率、性能和可靠性方面提高 10 倍，尺寸和成本较大下降。到 2010 年预期达到的目标包括布线密度达到 6000cm/cm2;热密度达到 100W/cm2;元件密度达到 5000/cm2;I/O 密度达到3000/cm2。尽管 SIP 还是一种新技术，目前尚不成熟，但仍然是一个有发展前景的技术，尤其在中国，可能是一个发展整机系统的捷径三、国内外比较我国封装技术与国外封装技术的差距所在（1）封装技术人才严重短缺、缺少制程式改善工具的培训及持续提高培训的经费及手段。（2）先进的封装设备、封装材料及其产
27、业链滞后，配套不拿且质量不稳定。(3)封装技术研发能力不足，生产工艺程序设计不周伞，可操作性差，执行能力弱。(4)封装设备维护保养能力欠伟，缺少有经验的维修工程师，且可靠性实验设备不齐全，失效分析(FA)能力不足。(5)国内封装企业除个别企业外，普遍规模较小，从事低端产品生产的居多，可持续发展能力低，缺乏向高档发展的技术和资金。(6)缺少团队精神，缺乏流程整合、持续改善、精细管理的精神，缺少现代企业管理的机制和理念。四、思考和建议先进封装在推动更高性能、更低功耗、更低成本和更小形状因子的产品上发挥着至关重要的作用。在芯片-封装协同设计以及为满足各种可靠性要求而使用具成本效益的材料和工艺方面，还
28、存在很多挑战。为满足当前需求并使设备具备高产量大产能的能力，业界还需要在技术和制造方面进行众多的创新研究。在能量效率、医疗护理、公共安全和更多领域，都需要创新的封装解决方案。面对世界蓬勃发展的微电子封装形势，分析我国目前的现状，我们必须深思一些问题。(1) 微电子封装与电子产品密不可分，已经成为制约电子产品乃至系统发展的核心技术，是电子行业先进制造技术之一，谁掌握了它，谁就将掌握电子产品和系统的未来。(2) 微电子封装必须与时俱进才能发展。国际微电子封装的历史证明了这一点。我国微电子封装如何与时俱进?当务之急是研究我国微电子封装的发展战略，制订发展规划。二是优化我国微电子封装的科研生产体系。三
29、是积极倡导和大力发展属于我国自主知识产权的原创技术。否则，我们将越跟踪越落后。在这一点上，我们可以很好地借鉴韩国和台湾的经验。(3) 高度重视微电子三级封装的垂直集成。我们应该以电子系统为龙头，牵动一级、二级和三级封装，方能占领市场，提高经济效益，不断发展。我们曾倡议把手机和雷达作为技术平台发展我国的微电子封装，就是出于这种考虑。(4) 高度重视不同领域和技术的交叉及融合。不同材料的交叉和融合产生新的材料;不同技术交叉和融合产生新的技术;不同领域的交叉和融合产生新的领域。我们国家已经有了一定的基础，在电子学会，已经有不少分会和机构。技术领域已涉及电子电路、电子封装、表面贴装、电子装联、电子材料、电子专用设备、电子焊接和电子电镀等。过去，同行业交流很多，但不同行业交流不够。我们应该充分发挥电子学会各分会的作用，积极组织这种技术交流。参考文献：1，高尚通、杨克武、新型微电子封装技术、电子与封装 2004.4（1）：1015，2，李可为编著，集成电路芯片封装技术，北京：电子工业出版社，2010.12（5）：162196电 子 封 装 论 文 设 计课题名称: 微电子封装工艺的发展专业班级：电子科学与技术 4 班学 号： 08062230326姓 名: 武海松指导教师：李秀圣2011 年 11 月 12 日
