1、位同事讲：但是有一个比较值，就是 CLK 的长度要大于 address，address 要大于 data。同组间相等。组间的差别不能大于 10mm。有网友表示，DDR 数据线用 DQS 来锁存，因此要保持等长。地址、控制线用时钟来锁存，因此需要和时钟保持一定的等长关系，一般等长就没有什么问题。阻抗方面，一般来说 DDR 需要 60 欧姆，DDR2 需要 50 欧姆，走线不要打过孔，避免阻抗不连续。串扰方面，只要拉开线距，一层信号一层地，就不会出问题。也有网友表示他们模拟 DDR2 的结果：时钟对线长误差小于 0.5mm；最大长度小于 57mm；时钟线与相对地址线的长度差小于 10mm。李宝龙表
2、示，无论是 PCB 上使用芯片还是采用 DIMM 条，DDR 和 DDRx(包括DDR2，DDR4 等)相对与传统的同步 SDRAM 的读写，主要困难有三点：第一，时序。由于DDR 采用双沿触发，和一般的时钟单沿触发的同步电路，在时序计算上有很大不同。DDR之所以双沿触发，其实是在芯片内部做了时钟的倍频，对外看起来，数据地址速率和时钟一样。为了保证能够被判决一组信号较小的相差 skew，DDR 对数据 DQ 信号使用分组同步触发 DQS 信号，所以 DDR 上要求时序同步的是 DQ 和 DQS 之间，而不是一般数据和时钟之间。另外，一般信号在测试最大和最小飞行时间 Tflight 时，使用的是
3、信号沿通过测试电平 Vmeas 与低判决门限 Vinl 和和高门限 Vinh 之间来计算，为保证足够的 setup time 和 hold time，控制飞行时间，对信号本身沿速度不作考虑。而 DDR 由于电平低，只取一个中间电平 Vref 做测试电平，在计算 setup time 和 hold time 时，还要考量信号变化沿速率 slew rate，在计算 setup time 和 hold time 时要加上额外的 slew rate 的补偿。这个补偿值，在DDR 专门的规范或者芯片资料中都有介绍。第二，匹配。DRR 采用 SSTL 电平，这个特殊buffer 要求外接电路提供上拉，值为
4、 3050ohm，电平 VTT 为高电平一半。这个上拉会提供 buffer 工作的直流电流，所以电流很大。此外，为了抑制反射，还需要传输线阻抗匹配，串连电阻匹配。这样的结果就是，在 DDR 的数据信号上，两端各有 1022ohm 的串连电阻，靠近 DDR 端一个上拉；地址信号上，发射端一个串连电阻，靠近 DDR 端一个上拉。第三，电源完整性。DDR 由于电平摆幅小( 如 SSTL2 为 2.5V， SSTL1 为 1.8V)，对参考电压稳定度要求很高，特别是 Vref 和 VTT，提供 DDR 时钟的芯片内部也常常使用模拟锁相环，对参考电源要求很高；由于 VTT 提供大电流，要求电源阻抗足够低
5、，电源引线电感足够小；此外，DDR 同步工作的信号多，速度快，同步开关噪声比较严重，合理的电源分配和良好的去耦电路十分必要。1.CLK 等长长度为 X，最长的和最短的相差不超过 25mils2.DQS 长度为 Y，和 CLK 比对，Y 要在X-1500,X 1500mils这个区间3.DM、DATA 长度为 Z，和各组的 DQS 比对，Z 要在 Y-25,Y 25mils区间里面4.A/C 信号（ control 两组的分法：DATA0-15,DQS0-1,DQM0-1 为一组，DATA16-31,DQS2-3,DQM2-3 为一组;四组的分法：DATA0-7,DQS0,DQM0 为一组，DA
6、TA8-15,DQS1,DQM1 为一组，DATA16-23,DQS2,DQM2 为一组，DATA23-32,DQS3,DQM3 为一组。具体分几组，可以根据芯片数量和走线密度来确定。布线的时候，同一组的信号线必需要走在同一层。剩下是时钟信号，地址信号和其它的控制信号，这些信号线为一组。这组信号线尽量在同一层布线2.等长匹配a. DDR 的 DATA0-31,DQS0-3,DQM0-3 全部等长匹配，不管分为一组还是两组或四组。误差控制在 25mil。可以比地址线长，但不要短。b. 时钟信号，地址信号和其它的控制信号全部等长匹配，误差控制在 50mil。另外如果是 DDR 时钟，要按照差分线要
7、求来走线，两条时钟线的长度要控制在 2.5mil 的误差内，并且尽量减小非耦合的长度。时钟线可以比地址和其它信号线长 20-50mil。3.间距间距的控制要考虑阻抗要求和走线的密度。通常采用的间距原则是 1W 或者 3W。如果有足够的空间来走线，可以将数据线按 3W 的间距来走，可以减小很多串扰。如果实在不行至少要保证 1W 的间距。除此之外，数据线与其它信号线的间距至少要有 3W 的间距，如果能更大则更好。时钟与其它的信号线的间距至少也要保持 3W，并尽可能的大。绕线的间距也可以采用 1W 和 3W 原则，应优先用 3W 原本文出自: 夜猫 PCB 工作室- 官方博客, 原文地址： http:/
