1、 折叠式共源共栅运算放大器1目 录一 摘要2二电路设计指标 3三电路结构3四手工计算7五仿真验证10六结论12七收获与感悟12八参考文献132摘 要运算放大器在现代科技的各个领域得到了广泛的应用，针对不同的应用领域出现了不同类型的运放。本文完成了一个由pmos作输入的放大器。vdd为3.3v，负载电容为1pf，增益Av大于80dB，带宽GBM大于100MHz的放大器。输出级采用共源级结构以提高输出摆幅及驱动能力，为达到较宽的带宽，本文详细分析推导了电路所存在的极零点，共源共栅镜像电流源产生Ibias。选择P沟道晶体管的宽度和长度，使得它们的 m g 和 ds r 与N沟道晶体管的情况相匹配。关
2、键字：运算放大器、共源共栅级、极点AbstractOperation amplifiers are widely used in many field s nowadays。All kinds of differential operation amplifiers appear f6r special applicationOne basic cell of which is fully differential operation amplifiers is designed in the thesisPower Supply 3.3v，load capacitor 1pf，Gain80d
3、B，GBM100MHz。The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。Choose pmos w/l to make their mg and dsr which can match with nmos。K
4、ay words：Operation amplifiers、common source common gate、pole 3二、 电路设计指标“理想运放具有以下的特性：无限大的输入阻抗和输出电流；无限大的转换速率和开环增益；无噪声、失调、功耗浪费和信号失真；无负载、频率和电源电压的限制川。事实上，没有运放能达到以上所有的特性。在实际的设计中，运放参数中的大多数都会互相牵制，这将导致设计变成一个多维优化的问题。Design an operation amplifier, with PMOS input Power Supply: VDD = 3.3V Load Capacitor: COUT =
5、 1pF Requirements: Gain: AV 10000 (80dB) Gain Bandwidth: GBW 100MHz Phase Margin: PM 60 Slew rate: SR 10V/us Settling time: 100MHZ,以及GBW =gm1/(6.28Cc),考虑留有一定裕度，故令gm1=0.283ms.由稳定性要求，考虑留有一定裕度，故令gm2=5ms.5)确定各管尺寸以下对各管尺寸进行手工推导。 M1、2 管的尺寸： M9 管的尺寸： M10、11 管的尺寸：假定M12 管的过驱动电压为0.3V，得到M12 管的尺寸为： 从而确定了9于是M13 管
6、的尺寸为： M3、4 管流经的电流,估计其源端电压在 0.7V 左右，并考虑衬偏效应， 可得到其尺寸为：设定M5 、6 管的过驱动电压为0.25V，则其尺寸为： 估计M7 、8 管的源端电压为2.5V，并考虑衬偏效应，可得到其尺寸为： 5) 设计电流镜偏置偏置电路部分的结构是根据具体所需的偏压而设计的。偏置电路的结构与需要偏置电压的部分应保持结构相同，即采用电流镜结构，这样在温度上升或者阈值电压减小时二者的变化规律一致。 这里需要提及的是Vb2 和Vb3 两个电压。首先根据运放中被偏置的电路结构确定Vb2 应由PMOS 电流镜偏置，Vb3 应由NMOS 电流镜偏置。而，故采用了原理图中所示的偏
7、置结构，其中M19 管工作在线性区。另一方面， ，故采用了原理图中所示的偏置结构。 为精确得到所需的偏置电压，各管的具体尺寸需要在仿真中不断修改。 10五 仿真验证*netlist*Cascode opamp simulation.incspice.lib.option postvinn vinn 0 dc 1 ac 1 0vinp vinp 0 dc 1 ac 0 180vdd vdd 0 3.3 cout vout 0 1pM1 n2 vinp n3 vdd cmosp w=400u l=8u M2 n1 vinn n3 vdd cmosp w=400u l=8u M3 n5 b3 n1
8、0 cmosn w=8u l=1uM4 n4 b3 n2 0 cmosn w=8u l=1u M5 n7 n5 vdd vdd cmosp w=80u l=1u M6 n6 n5 vdd vdd cmosp w=80u l=1u M7 n5 b2 n7 vdd cmosp w=20u l=1uM8 n4 b2 n6 vdd cmosp w=20u l=1uM9 n3 b1 vdd vdd cmosp w=200u l=5u M10 n1 b4 0 0 cmosn w=80u l=2u M11 n2 b4 0 0 cmosn w=80u l=2u M12 vout n4 vdd vdd cmos
9、p w=70u l=2u M13 vout b4 0 0 cmosn w=92.8u l=4ucc vout n2 10pVb1 b1 0 2.2Vb2 b2 0 1.4Vb3 b3 0 2.0Vb4 b4 0 0.9211.op.dc vinn 0 3.3 0.1.probe dc v(vout).ac dec 10 1 10G.probe ac vdb(vout) vp(vout).tran 0.1u 50u.probe tran vdb(vout).pz v(vout) vinn.end输出电压相位和增益波形：输出直流电压图：12六、结论1.根据题目要求利用pmos作为输入设计的放大器。
10、放大器的增益在80dB以上，带宽大100MHz，输入级采用折叠- 共源共栅结构的两级运算放大器的两种补偿方法, 进行了电路结构、小信号等效电路以及传递函数等方面的分析与比较.2.完成了在0. 18um CMOS 工艺下的电路仿真. 结果表明, 与直接密勒补偿电路相比, 在直流增益、共模抑制比、电源抑制比等性能参数相近的情况下, 共源共栅密勒补偿电路具有更稳定的频率响应特性、更大的摆率和更小的信号建立时间等特点.3.输出结果不很完美，但通过本次试验，我们提高了自己动手解决实际问题的能力，增进了对运算放大器本质的理解，受益匪浅。七、收获与感悟模拟集成电路分析与设计是一门实践性与设计性都很强的一门课
11、，一次综合性的仿真实验，需要我们将所学几乎所有方面的知识点紧密地结合在一起，在实践中不断考虑各种影响因素，分析各种解决办法。这对于训练我们的工程素养是大有裨益的。如果没有前期的手工计算，而是完全盲目地修改参数，那么结果无疑是要失败的。提高开环增益往往意味着3dB带宽的下降，稳定性的提高又常常是以增益带宽积下降为代价。摆率、功耗、速度、面积，各种指标彼此之间形成一个网状，真可谓“牵一发而动全身” 。所以在设计过程当中，要明确目标，先抓住关键因素，同时兼顾各项指标。 感谢老师这个学期精彩的讲课，给我们的学习埋下了扎实的理论基础，在以后的学习过程中，我们会更加努力！13参 考 文 献1. Philip EAllen，Douglas RHolbergCMOS模拟集成电路设计(第二版)冯军，李智群译电子工业出版社，2. 毕查德拉扎维模拟CMO S集成电路设计陈贵灿，程军，张瑞智等译西安：西安交通大学出版社。3.Hspice高级教程CMOS 模拟集成电路设计与仿真，罗广孝编，华北电力大学。
