1、纲要简答1.光学光刻的基本工艺流程：一般的光刻工艺要经历硅片表面清洗烘干、涂底、旋涂光刻胶、软烘、对准曝光、后烘、显影、硬烘、刻蚀、检测等工序。2.特征尺寸，分辨率，焦深，数值孔径。各个参数之间的相互关系；提高光学光刻分辨率的方法；数值孔径NA对曝光分辨率(R=k/NA)和曝光聚焦深度(=/NA2，为曝光波长)的影响。意义特征尺寸 集成电路中半导体器件的最小尺寸分辨率R 可以曝光出来的最小特征尺寸焦深DOF 透镜焦点周围的一个范围，在这个范围内图像连续地保持清晰，这个范围被称为焦深数值孔径NA 透镜收集衍射光的能力称为透镜的数值孔径(NA)关系： 其中k1是曝光工艺因子，为光源波长3.电子束光
2、刻基本原理流程，影响电子束光刻精度因素和校正方法。原理：电子束光刻技术是利用电子束在涂有电子抗蚀剂的晶片上直接描画或投影复印图形的技术。分辨率极高，适用于制作纳米尺寸图形。流程：电子束光刻技术的主要工艺过程为涂胶、前烘、电子束曝光、显影和坚膜。影响精度的因素：内部工艺因素主要取决于电子束斑尺寸、扫描步长、电子束流剂量和电子散射引起的邻近效应。外部工艺因素包括电子抗蚀剂的厚度和显影时间。此外环境温度、电磁干扰、机械振动和电源不稳定都会影响曝光精度。校正方法：几何尺寸校正、剂量校正；4.X射线光刻的基本原理，曝光波长的选择方法和依据：原理：以更短的波长获得更高的曝光精度，分辨率高，穿透深度深，适用
3、于制作小尺寸、大高径比图形。曝光波长：接近式曝光，受下面公式3.硅晶圆片键合。31.形成欧姆接触的两种主要方法。欧姆接触与肖特基接触的区别。用能带图解释肖特基势垒的形成。接触和金属化：将晶片上制成的各种元器件用互连薄膜材料（通常为金属）的线条连接起来构成具有各种功能的集成电路的工艺。欧姆接触：具有线性和对称的V-I特性，且接触电阻很小；肖特基接触：指金属和半导体材料相接触的时候，在界面处半导体的能带弯曲，形成肖特基势垒。势垒的存在导致了大的界面电阻。形成欧姆接触的两种主要方法：1.低势垒欧姆接触2.高掺杂欧姆接触肖特基势垒的形成十一章（2）P332.Al作为集成电路的互连金属的优点和存在的问题
4、。制备Al互连金属线和W插塞的工艺流程。优点：作为目前集成电路工艺中常用的金属互连材料。电阻率较低；工艺简单；低阻欧姆接触。缺点：1.铝的电迁移（当直流电流流过金属薄膜时，导电电子与金属离子将发生动量交换，使金属离子沿电子流的方向迁移，后果：在阳极端堆积形成金属小丘或晶须，造成电极间短路；在阴极端形成空洞，导致电极开路；电路密度大于105 A/cm3,温度高于150 oC时，铝的电迁移现象比较严重）；2.应力引起的空洞效应（应力是由于金属与覆盖的介质层之间的热膨胀程度不匹配所致。对于铝，在300时可导致1%线性膨胀或3%体积膨胀。这种线性延长相当于1GPa以上的应力）；3.铝对硅和二氧化硅的作
5、用（硅在Al中有较大的固溶度和较快的扩散速率. 温度升高时，接触孔中铝硅互溶，铝向硅的深部运动，最后穿通附近的结而造成短路。特别是浅结器件中。铝在高温下能与SiO2发生反应，会使铝穿透下面的二氧化硅绝缘层，导致电极间的短路失效）；4.引线爬台阶问题（在氧化层台阶的侧壁，特别在接触窗口周围的台阶侧壁，蒸发淀积的Al膜往往很薄，在电路工作时很容易造成互连线的断裂失效）。钨插塞制造工艺： 铝互连线制造工艺：33.Cu互连的单镶嵌法（大马士革法）工艺流程与步骤。引入Cu作为互连金属的好处是什么？存在的问题是什么？有什么解决方法？为什么用铜：1.低电阻率；2.减少RC延时。大马士革法：同时实现互连和通孔
6、填充。34.芯片尺寸的不断减小导致金属布线产生的引线延迟现象越来越严重，请问产生引线延迟的原因是什么，有什么改进方法。原因：随着金属布线的尺寸减小，层间电容、线间电容和引线电阻会出现增加。由于互连电阻造成的延迟时间，严重影响电路的速度。改进方法：实现互连线数量的设计策略：(1)增加层数，10层以上金属互连层；(2)减小跨距，为了避免增加电容和串扰，应找到最佳值。35.层间与线间电容的产生原因和危害性，层间电容的计算方法，减少层间电容的方法。危害性：由于电路的开关延迟比正比于每个结点的电容值，故会严重影响电路的速度。计算方法：解决方法：多层金属布线，减少引线总长度；布线金属采用导电率更高的材料；介质层采用低介电系数的材料。36.解释SiO2层在不同的IC制造工艺中的不同作用。答：1.遮蔽杂质；2.在MOS/CMOS工艺中作为栅氧化层；3.介质隔离。例如CMOS工艺中的场氧；4.在多层金属布线结构中充当绝缘介质。37.解释栅极与漏极之间的热载流子效应及其解决方法（LDD 和Sidewall Spacer）。解决方法：38.利用你学过的集成电路制造工艺技术，掌握三种不同结构的CMOS器件的基本制造工艺/步骤/所采用的技术。
