1、 二级密勒补偿运算放大器 设计教程 udan 专用集成电路与系统国家重点实验室 RFIC 整理者 版本号 日期 说明 尹睿 1.0 2007.10.10详细介绍二级运放原理和设计仿真， 供新手入门参考 版权所有，不得侵犯！传播与修改请保留版权信息。 目录 1 引言 . 1 2 电路分析 2 2.1 电路结构 . 2 2.2 电路描述 . 2 2.3 静态特性 . 3 2.4 频率特性 . 5 2.5 相位补偿 . 7 2.6 调零电阻 . 7 2.7 偏置电路 . 10 3 设计指标 13 3.1 共模输入范围 13 3.2 输出动态范围 13 3.3 单位增益带宽（ GBW） 14 3.4
2、输入失调电压 14 3.4.1 系统失调电压 14 3.4.2 随机失调电压 15 3.4.3 工艺失配参数 16 3.5 静态功耗 . 16 3.6 共模抑制比（ CMRR） . 16 3.6.1 定义 16 3.6.2 两级运放的 CMRR 17 3.7 电源抑制比（ PSRR） 18 3.7.1 定义 18 3.7.2 两级运放的 PSRR. 19 3.8 转换速率（ Slew Rate） . 21 3.8.1 定义 21 3.8.2 两级放大器的 Slew Rate. 22 3.8.3 单位增益带宽 GBW 和压摆率 SR 23 3.9 噪声 24 3.9.1 低频噪声 . 24 ii
3、3.9.2 输入积分噪声 25 4 电路设计 26 4.1 MOS 工作区域 26 4.2 过驱动电压的影响 . 27 4.3 约束分析 . 27 4.3.1 对称和失调 27 4.3.2 静态功耗 . 27 4.3.3 面积 27 4.3.4 直流增益 . 28 4.3.5 共模抑制比 28 4.3.6 电源抑制比 28 4.3.7 转换速率 . 28 4.3.8 等效输入噪声 28 4.4 相位补偿 . 29 4.5 计算参数 . 29 4.5.1 工作点分析 29 4.5.2 设计步骤 . 30 5 HSPICE 仿真 . 32 5.1 电路网表 . 32 5.2 仿真网表 . 35 5
4、.3 静态功耗和直流工作点 . 36 5.4 直流增益、带宽和相位裕度 36 5.5 共模抑制比 . 38 5.6 电源抑制比 . 39 5.7 噪声 40 5.8 压摆率 41 5.9 输出动态范围 42 6 Cadence 仿真 44 6.1 运行软件 . 44 6.2 原理图绘制方法 47 6.3 单管的匹配 . 58 6.4 电路符号绘制方法 . 62 6.5 基本指标仿真 64 iii6.6 其它指标仿真 68 6.7 仿真结果 . 71 参考文献 . 73 附录 A 传递函数与零极点分析 74 A.1 第二级传递函数 74 A.2 第一级传递函数 78 A.3 零极点讨论 . 79
5、 附录 B Cadence 常用快捷 81 11 引言 相对与数字集成电路的规律性和离散性，计算机辅助设计方法学在给定所需功能行为描述的数字系统设计自动化方面已经非常成功。但这并不适用于模拟电路设计。一般来说，模拟电路设计仍然需要手工进行。因此，仔细研究模拟电路的设计过程，熟悉那些提高设计效率、增加设计成功机会的原则是非常必要的1。 为此，本手册以应用最为广泛的 CMOS 两级密勒补偿运算跨导放大器为例，详细介绍设计电路的详细流程。 运算放大器（简称运放）是许多模拟系统和混合信号系统中的一个完整部分。各种不同复杂程度的运放被用来实现各种功能：从直流偏置的产生到高速放大或滤波。伴随者每一代 CM
6、OS 工艺，由于电源电压和晶体管沟道长度的减小，为运放的设计不断提出复杂的课题2。 运算放大器的设计可以分为两个较为独立的两个步骤。第一步是选择或搭建运放的基本结构，绘出电路结构草图。一般来说，决定好了电路结构以后，便不会更改了，除非有些性能要求必须通过改变电路结构来实现。 一旦结构确定，接着就要选择直流电流，手工设计管子尺寸，以及设计补偿电路等等，这个步骤包含了电路设计的绝大部分工作。为了满足运放的交流和直流要求，所有管子都应被设计出合适的尺寸。然后在手工计算的基础上，运用计算机模拟电路可以极大的方便对电路进行调试和修改。但要记住，手算是绝对必需的！通过手算，可以深入的理解电路，对于设计多边
7、形法则也可以更好进行权衡和把握。 本手册从分析电路的原理开始（第二章） ，接着介绍对运放的各个指标做介绍和分析（第三章） ，然后以具体的指标要求为例，分析约束条件，进行手算（第四章） 。之后，将会分别介绍采用 HSPICE（第五章）和 Spectre（第六章）对电路进行仿真和调试。至于版图设计和后仿，将会在以后的版本中逐步添加完善。 22 电路分析 2.1 电路结构 最基本的 COMS 二级密勒补偿运算跨导放大器的结构如图 2.1 所示。主要包括四部分：第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。 图 2.1 两级运放电路图 2.2 电路描述 输入级放大电路由 M1 M5 组
8、成。 M1 和 M2 组成 PMOS 差分输入对，差分输入与单端输入相比可以有效抑制共模信号干扰； M3、 M4 电流镜为有源负载； M5 为第一级提供恒定偏置电流。 输出级放大电路由 M6、 M7 组成。 M6 为共源放大器， M7 为其提供恒定偏置电流同时作为第二级输出负载。相位补偿电路由 M14 和 Cc构成。 M14 工作在线性区，可等效为一个电阻，与电容 Cc一起跨接在第二级输入输出之间，构成 RC 密勒补偿。 此外从电流与电压转换角度对电路进行分析也许更便于理解，此时可以将绘出运放的层次结构如图 2.2 所示。 M1 和 M2 为第一级差分输入跨导级，将差分输入电压转换为差分电流。
9、 M3 和 M4 为第一级负载，将差模电流恢复为差模电压。 M6 为第二级跨导级，将差分电压信号转换为电流，而 M7 再将此电流信号转换为电压输出。 3M5M1 M2M3 M4M7M6vinvoutVDDGNDV I VIVIVI跨导级 负载级 跨导级 负载级Vbias图 2.1 二级运放层次结构示意图 偏置电路由 M8 M13 和 RB组成，这是一个共源共栅 Widlar 电流源。 M8 和 M9宽长比相同。 M12 与 M13 相比，源极加入了电阻 RB，组成微电流源，产生电流 IB。对称的 M11 和 M12 构成共源共栅结构，减小沟道长度调制效应造成的电流误差。在提供偏置电流的同时，还
10、为 M14 栅极提供偏置电压。 2.3 静态特性 暂时不考虑调电阻 M14，绘出电路的等效模型，如图 2.3 所示。 CCC1C2R1R2VidGm2Vi2Vi2Gm1VidVo图 2.2 等效电路模型 图中每一级都是互导放大器，由于第一级差分输入对管 M1 与 M2 相同，有 112mmmGgg= = (2.1) R1表示第一级输出电阻，其值为 124ooRrr= (2.2) 则第一级的电压增益 111224()mmooAGRgrr= (2.3) 4对第二级，有 62662DSmmGSTIGgV= (2.4) 267ooRrr= (2.5) 第二级的电压增益 222667()mmooAGRg
11、rr= = (2.6) 故总的直流开环电压增益为 012 262467()()mm o o o oAAA gg rr rr= (2.7) 将 VGS VT简写作 VGST，有 ()2DmOXGSTGSTIWgC VVLV= (2.8) 而电阻 ro由下式决定 1EoDS DSVLrII= (2.9) 其中 是沟道长度调制系数， VE为厄利电压， L 为管子的有效沟道长度。它们之间有如下关系 1EVL= (2.10) 在 LevelOne 模型给出的参数中， n 0.03 V-1， p 0.06 V-1。而在 Spectre 仿真中则考虑沟道长度的影响， 只给出了厄利电压值。 采用 SMIC 0
12、.18m 工艺， 在 1.8V 电压下，厄利电压分别为 VEn 55 V/m， VEp 47 V/m。 于是，针对于 SPICE LevelOne 模型仿真，式 (2.7)可以重新表示为 ()26022 466 722611 11| |4DS DSGST pDS nDS GST nDS pDSGST GST p nIIAVIIVIIVV =+(2.11) 上式中仅包含工艺参数 和设计参数 VGST，由 于 是工艺给定，所以电路的直流增益仅取决于过驱动电压。 若是采用 Spectre 仿真，则直流增益可以用厄利电压来表示，此时式 (2.7)可以写成 5()()()()02476162224671
13、6 4 2 6 72226 27 47 461622| |44Ep En Ep EnGST GSTEp EnGST GST En Ep En EpEp En Ep Ep En EnGST GSTA VLVL VLVLVVVVLLLLV V VL VL VL VLVVLLVLLVVLLVLLVV=+=+(2.12) 式 (2.12)较式 (2.11)而言，除了工艺参数 由变为 VE之外，又增加了一个设计参数即管子的沟道长度 L。 VE是工艺给定的，所以可以看到，电路的直流增益与过驱动电压 VGST成反比，而与 L 成正比。所以，为了得到较高的增益，应当选取较小的过驱动电压和较大的沟道长度。 2.
14、4 频率特性 在图 2.3 所示的等效电路中， C1为第一级输出节点到地的总电容，有 122446GD DB GD DB GSCC C C C C=+ (2.13) C2表示第二级输出节点与地之间的总电容 2677DB DB GD LCC C C C=+ (2.14) 一般， 由于 CL远大于晶体管电容， 所以 C2远大于 C1， 对节点 3 和节点 5 运用 KCL，有 211221()0imid i C i oVGV sCV sCV VR+ + = (2.15) 22 2 22()0omi o Co iVGV sCV sCV VR+ + = (2.16) 联立上两式，可以解出电路的传输函数
15、为 12 122()1omm CidVGG sRRVasbs=+(2.17) 其中 12 1 2 12()CaCC CCRR=+ 11 2 2 212 1 2()CmbCR CR CGRR R R=+ + 由式 (2.17)的分子项可以得到右半平面零点为 6222mmzCCgGf= (2.18) 再来看式 (2.17)的分母，对于形如 as2+bs+c 0 的方程，如果有两个实根并相距很远，有 s1 - c/b， s2 - b/a。由此得到两个实根分别为 6111 2 2 212 1 21()CmsCR CR C G RR R R=+ +(2.19) 11 2 2 212 1 2212 1 2
16、 12()CmCCR CR C G RR R RsCC C C C RR+ +=+(2.20) 从而电路的主极点 111 22122 (1 )dCmsfRC C G R=+(2.21) 通常 C1远小于 CC，而且 Gm2R2也远远大于 1，则上式可以简化为 12 212dmCfRRG C= (2.22) 而次极点 ()2212 1 222mCndCCGCsfCC CC CC=+(2.23) 由于 C2和 CC远大于 C1，而 C1中最主要的部分为 CGS6， C2中则以 CL为主，经过适当近似，由式 (2.22)可以得到单位增益带宽为 102mdCgGBW A fC=i (2.24) 参照式
17、 (2.8)，可以把上式写作 1112p OX GSTCWGBW C VCL=(2.25) 上式中， 含有两个工艺参数 p和 COX， 而设计参数有四个， 分别是 CC、 W1、 L1和 VGST1，可以看到 GBW 与管子的沟道宽度和过驱动电压成正比，而与 CC和 L 成反比。也就是说，要得到高的 GBW 就需要增大 M1 和 M2 管的过驱动电压或者减小其沟道长度，对照由式 (2.12)得到的结论，可以发现，这与提高增益的要求是相互抵触的，而且管子面积的减小也会使得噪声性能变差，所以在设计电路的时候，需要根据具体应用和设计指标进行权衡（ Tradeoff） 。 此外还可以把式 (2.24)
18、写作与电流有关的表达式 11DSCGSTIGBWCV= (2.26) 上式说明，在选定了补偿电容和过驱动电压时，电路的单位增益带宽与功耗成正比。在电路设计时一般会对电路功耗有一定限制，所以若想得到高的 GBW，就必须要合理的分配各个支路的电流。 7第二极点的位置则由式 (2.23)得到，为 62mndLgfC= (2.27) 一般而言，出于电路稳定的需要，为了达到 45的相位裕量，第二极点必须在 1.22GBW之外，而若要有 60相位裕量的话，第二极点必须高于 2.2GWB1。 应当说明的是，以上计算是基于密勒定理而得到的零极点分布，这种方法得到的极点并不精确，而且会丢掉一个零点，对于电路零极
19、点更为的详细分析，可以参看附录 A，而对于零极点与系统的相关内容，可以参考信号与系统中连续时间系统的 s 域分析的有关章节。 2.5 相位补偿 由附录 A 可知，电路有至少四个极点和两个零点，假定 z2、 p3、 p4以及其它寄生极点都远大于 GBW，若不考虑零点 z1，仅考虑第二极点 p2，那么这是一个典型的两极点决定的系统。为保证系统稳定，通常要求有 63左右的相位裕度，即保持频率阶跃响应的最大平坦度以及较短的时间响应。 但在考虑 z1之后， 这个右半平面 （ RHP） 的零点在相位域上相当于左半平面 （ LHP）的极点，所以相位裕度会得到恶化。同时如果为了将两个极点分离程度增大，则补偿电
20、容 Cc就要增大，这也会使得零点减小，进一步牺牲相位裕度，如图 2.4 所示。 10410510610710810910-1510-1410-1310-1210-1110-1010-9Frequency(Hz)CDG(F)fzfdfnd图 2.3 极点分裂与 Cc 的变化 若要消除右半平面零点的影响， 一是可以在前馈通路上插入反馈路径的单位增益 buffer，能够消除右半平面的零点，但是这样带来了一个左半平面的零点和左半平面的极点 4。第二种方法则是下面所介绍的添加调零电阻。 2.6 调零电阻 如果在第一级输出与 CC之间串联一个电阻 Rz，通过调节电阻的大小，便可以实现8移动右半平面零点的作
21、用。这个电阻由 M14 管实现，它工作在线性区，因为通过 M14的直流电流为零。 在补偿电容上串接此电阻后，电路的主极点和次极点不发生改变，而零点则变为 ()612/zzC C mfRC C g=(2.28) 其中 M14 管的电阻 ()( )14141/zdsnOX GS TnRrCWLV V=(2.29) 一般将饱和区输出电阻写作 ro，而线性区 MOS 管电阻写作 rds。同时，用 KPn nCox和 KPp pCox来分别表示 NMOS 和 PMOS 的工艺常数。将式 (2.28)整理为16112zzCmRfCg=(2.30) 由式 (2.30)可以看出， Rz可以单独控制零点的位置，
22、主要有三种控制零点的方法： a) 将零点移到左半平面并与第二极点重合，即 fz fp2。这样一来可以消去第二极点，使补偿后的运放只有一个极点。这就要求 6LCmzCCCgRC+=但在实际的电路实现中，会有两个问题4，一是由上式可知，第二极点是与负载电容有关的，这样在负载电容未知或者运放工作过程中负载电容发生变化的情况下，很难使得零点和第二极点精确抵消。第二，即使在设计时使得零点的位置等于第二极点，由于工艺波动和寄生电容的影响，会使得 Rz和电路中其它相关的参数偏离原先的设计值，这样一来两者不能够完全抵消，反而会形成相邻的零、极点对，零、极点对的存在，会对电路的瞬态性能产生不利的影响，因此在应用
23、此方法时要考虑如何在工艺波动和温度变化的情况下仍能使两者精确相等。 b) 消去零点。即将零点移至无穷远处。这就要求 m6 zg R =1 (2.31) 如同前一种方法，这样也会存在工艺波动和温度变化的问题，所以，电路中将 M14管的栅极与以二极管形式连接的 M11 管的栅极相连，这样一来，因为 ()666112/zmnDSRgKP W L I= (2.32) 而且 9()141412/znGSTRKP W L V= (2.33) 设置偏置电流使得 M11 与 M14 的源极电压相同，从而使得 GST11 GST14V =V (2.34) 而 ()11112/BGSTnIVKP W L= (2.
24、35) 代入式 (2.33)，有 ()()1114/1/2znBWLRWL KPI= (2.36) 为了满足式 (2.32)的匹配要求，必须有 13 6GS GSVV= (2.37) 因此还必须满足 13 66BDSIWWLIL = (2.38) 即 ( )()( )()13 967WL WLWL WL= (2.39) 观察电流关系，联立式 (2.32)、式 (2.36)与式 (2.39)，可以得到 ()()6 1161413/(/)(/) /ZmWLWLRgWL WL= (2.40) 此时， RZgm6只与管子尺寸有关，与工艺和温度无关。若令式 (2.40)等于 1 则可以实现将零点移动到无
25、穷远。但这种方法的主要缺点是假定所有的晶体管都服从平方律特性，而对于日益缩短的沟道长度，管子的特性会显著的偏离平方律特性，从而在上述的计算中产生误差。 c) 将零点移到左半平面略大于 GBW 的位置。一般为 1.2 倍 GBW 处，从而使得相位超前，也可以提高电路的稳定性。这就需要 111.2mZC CgRC C (2.41) 10即 111.2mZgR (2.42) 若令 VGST1 VGST14，则有 ( )()141/ 1.2/pnWLWL (2.43) 值得注意的是，如果加入了补偿电阻 RZ，考虑到 M6 的栅漏电容 CGD，这会引入右半平面的高频零点，大约为 gm6/CGD，无论怎么
26、补偿，这个右半平面的高频零点的位置都不会改变。但由于其频率很高，所以其对相位的影响可以忽略。 2.7 偏置电路 偏置电路由 M8M13 构成，其中包括两个故意失配的晶体管 M12 和 M13，电阻RB串联在 M12 的源极，它决定着偏置电流和 gm12，所以一般为片外电阻以保证其精确稳定。为了最大程度的降低 M12 的沟道长度调制效应，采用了 Cascode 连接的 M10以及用与其匹配的二极管连接的 M11 来提供 M10 的偏置电压。最后，由匹配的 PMOS器件 M8 和 M9 构成的镜像电流源将电流 IB复制到 M11 和 M13，同时也为 M5 和 M7提供偏置。 下面进行具体计算。镜
27、像电流源 M8 和 M9 使得 M13 的电流与 M12 的电流相等，都为 IB，从而有 () ()2212 1312 131122B n GS T n GS TWWIKP VV KP VVLL = (2.44) 而由电路可知 13 12GS GS B BVVIR= + (2.45) 联立上式 (2.44)和式 (2.45)可以得到 13 1222(/) (/)BBBBnnIIIRKP W L KP W L=+ (2.46) 整理得 ()()()212212 13/21/BnBWLIKP W L R W L=(2.47) 可以看到， IB仅与电阻 RB和 M12、 M13 的尺寸有关，不受电源
28、电压的影响。 11也可以将上式写为 ()()()121312/21/2/BnBWLRWLKP W L I=(2.48) 而其中 ()12122/nBmKP W L I g= ，因此 ()()121213/21/mBWLgRWL= (2.49) 可以看出， gm12仅由 RB以及 M12 与 M13 的器件比例而决定。若取 (W/L)12 4 (W/L)13则可以得到 122mBgR= (2.50) 131mBgR= (2.51) 由于 MOS 管的 gm正比于 ()/DSWLI ，由此电路提供偏置的每个晶体管的静态电流都可由 IB推导得到，即对于第 i 个 NMOS，有 ()()1212DSi
29、imi mBIWLggIWL= (2.52) 对于第 j 个 PMOS 管有 ( )()1212pDSjjmj mnBIWLggIWL= (2.53) 以上分析没有考虑到器件的沟道长度调制效应，随着电路特征尺寸的日益减小，沟道长度调制效应已经不能够忽视。考虑了沟道长度调制效应，则晶体管电流需要修正为 ()122112GSTBox DSWICV VL=+ (2.54) 参考式 (2.10)，如果给定 VGST， L 越大则 越小，从而电流源越理想，但这样一来，器件的电流能力会减小，因此也许需要按比例增大 W。 此外，这个偏置电路还存在正反馈，环路增益经计算可得为 1/(RBgm13)，若使环路增
30、益小于 1，由式 (2.51)可知须满足 (W/L)12/(W/L)134。还要注意的是，当所有电流为零时式 (2.46)仍满足，所以这也是一个稳定状态，因此应当添加启动电路以避免所有电流12为零时的这个简并点1,5。 133 设计指标 根据应用场合的不同， 我们对电路的要求也会不同。 即使同样应用在数据转换方面，对于高精度要求，就需要很高的增益，而对于高速度的要求，则就应该有高的带宽。所以衡量一个电路的性能， 就是通过各种具体的指标， 本章结合二级运放就所关心的指标，进行一一介绍。 3.1 共模输入范围 共模输入范围即放大器第一级所有 MOS 管工作在饱和区的共模输入电压范围。从电路图上应当
31、注意两点， 一是如果 VN和 VP相等， 那么节点 2 和节点 3 的电压一定相等；二是如果第一级五个 MOS 管处于饱和区，那么第二级两个 MOS 管一定处于饱和区。不考虑沟道长度调制效应，当 IDS1不变，如果共模输入电压 VIN,COM升高，则要求节点 1电压升高，而 M5 源漏电压要大于 VGST5，同时要保证 M1 在饱和区，所以 VIN,COM的最大值为 VDD-VGST5-VGST1-|VTP|。注意此时不用考虑 M3 和 M4 的约束，因为在节点 1 电压变化之前，节点 2 电压不会改变。如果考虑沟道长度调制效应，节点 1 电压升高， IDS5降低，节点 2 电压会有稍许下降。
32、 不考虑沟道长度调制效应，如果共模输入电压 VIN,COM降低， IDS1不变，要求节点 1电压随之下降， M1 保持在饱和区域成为唯一的限制条件，所以 VIN,COM的最小值为VGST3+VTN-|VTP|。如果考虑沟道长度调制效应，节点 1 电压下降， IDS5增加，节点 2 电压会有稍许升高。所以共模输入范围是 3,51GST TN TP IN CM DD GST GST TPVVVV VVVV+ (3.1) 这个式子表明若要扩大共模输入范围，可以降低过驱动电压。另外， M1 管的体效应可以用来改变共模输入范围，如果 M1 和 M2 的衬底接到 VDD，那么 |VTP|增加，共模输入的低
33、限制可以更低。 如果不是 Level 1 模型，比如考虑 BSIM3 模型，过驱动电压决定了 MOS 管是工作在压阈值区、饱和区还是速度饱和区域，因此要给每一个 MOS 管分配一个合理的过驱动电压 VGST。对比 VDS的值与 VGST的值，便可以知道管子是否工作在饱和区。 3.2 输出动态范围 输出动态范围即输出摆幅，是所有晶体管都工作在饱和区时的输出电压的范围。如果输出电压过低， M6 工作在线性区，如果输出电压过高， M7 工作在线性区。所以输出摆幅范围是 67GST OUT DD GSTVVVV (3.2) 一旦输出电压超过输出摆幅，某一个 MOS 管就会进入线性区，输出阻抗降低，增益
34、也14就会下降。降低过驱动电压可以拓展输出摆幅。注意，如果仅仅是容性负载，输出电压可以达到电源电压和地， 但此时增益严重下降， 失真已经出现。 如果有阻性负载 （接地） ，输出电压是无论如何都到达不了电源电压的。 3.3 单位增益带宽（ GBW） 单位增益带宽是运放最重要的指标之一，它定义为当运放增益为 1 时，所加输入信号的频率，这是运放所能正常工作的最大频率 。单位增益带宽有频率（ GBW）和角频率（ GB）两种表示方法，两者之间换算关系为 2GBGBW= (3.3) 有时在清楚上下文所指的情况下，这两种表示方法也可以相互混用。 若单位增益带宽内只有一个极点，其值可以由运放的开环直流增益与
35、 3dB 带宽的乘积得到。前文 2.4 节曾对二级运放的 GBW 进行了简要的分析。 3.4 输入失调电压 对于差分输入、单端输出的运放，为最大化输出摆幅，输出电压共模点取在输出摆幅的一半处，即 (VDD-VGST7+VGST6)/2，如果 M6 和 M7 过驱动电压相同，那么输出电压共模点取在 VDD/2 处。 输入失调电压定义为单端输出电压为 VDD/2 时的差分输入电压值。注意，失调电压是指直流失调。 运放的输入失调电压包含两部分：系统失调和随机失调。前者来自于电路设计，即使电路中所有匹配器件都相同也会存在；后者来自于应匹配器件的失配。对于untrimmed 的单片运放， MOS 输入管
36、的典型失调值为 120mV。 3.4.1 系统失调电压 在 MOS 工艺中， gmro的乘积通常在 20 100 之间，降低第一级增益会使得第二级失调在决定运放失调时起重要作用。如果 VN VP， V2 V3，即 VDS3 VDS4。另一方面，使得 V5在 VDD/2 处的 VGS6可能与 VDS4不同。举例说明，如果第一级增益为 50， VGS6和 VDS4之间每 50mV 的差就会给输入带来 1mV 的失调电压。 当第二级的输入和第一级的输出连接时， VGS6 VDS4。同时第一级完美匹配且 VN VP， VDS4 VDS3 VGS3， VT3 VT4 VT6，要求 VGST3 VGST4
37、 VGST6。由 MOS 管饱和区电流公式得到 ()()()=346346DS DS DSIIIWL WL WL(3.4) 换句话说，要求 MOS 管有相等的过驱动电压等价于它们有相等的电流 -宽长比之比，即电流密度值。因为 IDS3 IDS4 IDS5/2， IDS6 IDS7，得到 15()()()=55734622DS DS DSIIIWL WL WL(3.5) 因为 VGST5 VGST7，有 ( )()=5577DSDSWLIIWL(3.6) 将式 (3.6)代入式 (3.5)得到 ()()( )()( )()=35466 712WL WLWLWL WL WL(3.7) 为满足式 (
38、3.7)， M3、 M4 和 M6 必须有相等的电流密度。 MOS 管在饱和区，电流密度不仅与栅源电压相关，也与漏源电压弱相关。因为 M3、 M4 和 M6 的栅源电压和电流密度相等，它们的漏源电压也一定要相等。所以在这些条件下的直流输出电压为 633 33OUT DS DS GS GST TVVVVV V= + (3.8) 为得到运放输出的系统失调，可以将 VDD/2 与上式的输出电压相减。而输入失调电压即为这个差值除以增益 33,2GST T DDOS sysVVVVVA+= (3.9) AV为运放的输入到第二级输出的增益。大部分情况下，直流输出电压不会是 VDD/2，因为 VGS3 VG
39、ST3+VT3VDD/2，所以系统失调总是存在。尽管系统失调总是存在，但是式(3.7)的比例可以选择一个对工艺偏差不灵敏的工作点。 MOS 管的有效沟道长度会受到源漏扩散 Ld和漏端耗尽区宽度 Xd的影响，同理，MOS 管的有效宽度也会受到鸟嘴效应 dW 的影响。在实际的匹配器件中，沟道长度选取为相等， 沟道宽度选取为成比例， 因为沟道宽度较大从而对工艺偏差的灵敏度较小些。 值得注意的是， M3、 M4 和 M6 的栅长取为一致与其它需求相冲突。首先，从稳定性角度考虑， M6 要有大的跨导从而小的沟道长度；其次，从低噪声和随机输入失调考虑， M3 和 M4 要有小的跨导从而大的沟道长度。 3.
40、4.2 随机失调电压 随机失调来源于器件失配，同随机噪声一样，随机失调的极性并不重要。忽略第二级对输入参考随机失调的贡献，得到第一级贡献的直流失调为 ( )()( )()31 3 1,131312mGSTOS rand T TmWL WLgVVVVgWLWL = + + (3.10) 注意的是： 1）第一项为输入管阈值电压失配直接折合到输入； 2）第二项为电流镜阈值16电压失配乘以一个比例折合到输入， 若要降低随机失调应使 gm3/gm1很小， 即减小 (W/L)3，增大 L3； 3）第三项为器件尺寸失配， VGST1即平衡过驱动电压，若要降低此项的影响，应减小平衡过驱动电压。 3.4.3 工
41、艺失配参数 在 CMOS 工艺中，栅宽 W、栅长 L 和阈值电压都存在失配，定性观察结果在数学和实验上都得到证明，这里给出两个式子 VTTAVWL= (3.11) =KoxAWCLWL(3.12) 其中， AVT与 AK是比例系数，工艺厂家提供的失配报告中会给出 VT和 / 的值。仿真时，从失配报告中得到这两个参数，利用 Monte Carlo 分析即可近似得到工艺失配带来的随机失调。在 SMIC18RF 工艺中， VT,SAT 5.85 mVm， (/)SAT 1.52%m。 3.5 静态功耗 一旦电源电压确定，静态功耗取决于各支路静态电流总和。考察各路电路，可以知道，此运放的静态功耗为 (
42、 )= +5789DC DD DS DS DS DSPVIIII (3.13) 电流的分配受其他性能指标的影响，比如 GBW、转换速率、噪声性能等。 3.6 共模抑制比（ CMRR） 3.6.1 定义 如果运放有差分输入和单端输出，小信号输出电压可以描述为差分和共模输入电压的方程 = +odmidcmicvAvAv (3.14) 其中 Adm是差模增益，有 Adm A0， Acm是共模增益。共模抑制比的定义为 =dmcmACMRRA(3.15) 从应用角度考虑， CMRR 可以理解为 “每单位共模输入电压的变化引起的输入失调电压的变化 ”。例如，假定共模输入电压为零，然后 调整差分输入电压使得
43、输出电压为零，这是输入的直流电压就是失调电压 VOS。如果保持差分电压不变，将共模输入电压改变 Vic，输出电压就会改变一个量 17= = =o o cm ic cm icvVAVAv (3.16) 为使得输出电压重新返回零，使差分输入电压改变一个量 = = =ocmicid iddm dmVAVvVAA(3.17) 所以我们可以把 CMRR 理解为共模输入电压变化引起的输入失调电压的变化。结合式(3.16)和式 (3.17)，得到 = = = = 11100oodm id OS OScm ic ic icVVAV V VCMRRAV V V(3.18) 在差分输入、单端输出的运算放大器中，输
44、入失调电压是共模输入电压的函数，同时这个失调电压又在输出产生一个与所需信号 难以区分的电压。对于共模抑制比为104(80dB)的电路， 1V 的共模电压变化会产生相当于 0.1mV 的输入失调电压。 3.6.2 两级运放的 CMRR 对于电路的共模抑制比，有 = =53 53133dmid iccmA vv vvCMRR CMRRvv vvA(3.19) 其中， CMRR1是第一级的共模抑制比，因为第二级是 单端输入、单端输出，所以不贡献共模抑制比。因为第一级对于共模输入是完全对称的，考察共模到 V3的增益即等于共模到 V2的增益。如图 3.1 所示， a)为共模交流等效电路， b)为半电路交
45、流等效电路。 （ a）共模交流等效电路 （ b）共模半电路交流等效电路 图 3.1 共模等效电路 由源极负反馈增益可知，等效输入跨导 Gm为 18()1151 15212momoo mogrGrr gr=+(3.20) 如果 gm1ro12ro5，那么 Gm可以化简为 512moGr (3.21) 输出阻抗为 ()351 153311| | 2 1out o o o m ommRrrrgrgg=+(3.22) 所以共模增益为 3512cm m outmoAGRgr= (3.23) 将式 (2.7)和式 (3.23)代入式 (3.19)，得到 ()35 1 2 42|dmmo m o ocmAC
46、MRR g r g r rA= (3.24) 将跨导和单管输出阻抗替换，忽略单管输出阻抗的沟道长度调制效应，考虑 IDS1 IDS2 IDS3 IDS4 IDS5/2，得到 ()31351 2 4 1322111 42|DS DSDSAT P DS DSAT P DS N DS DSAT DSAT P P NIICMRRVIV IIVV =+(3.25) 降低过驱动电压可以提高 CMRR，另外将 M5 替换成高阻抗电流源也可以提高CMRR，但这样会降低共模输入范围。 3.7 电源抑制比（ PSRR） 3.7.1 定义 假设正电源和负电源的小信号变化分别为 vdd和 vss，出于简化考虑 vic
47、 0，那么输出小信号电压为 +=+odmid d svAvAv Av (3.26) 其中 A+和 A-分别是正电源和负电源到输出的小信号增益。将式 (3.26)改写为 + =+=+dd sso dmid d s dmiddm dmvvAAvAv v v AvAA PSRPSR(3.27) 其中 19+ = and dm dmAAPSRR PSRR (3.28) 正电源抑制比 PSRR+为差模增益除以正电源增益，负电源抑制比 PSRR-为差模增益除以负电源增益。电源抑制比应越高越好，以减小电源对输出的影响。实际中，电源抑制比会随着频率的增加而下降。 3.7.2 两级运放的 PSRR 正电源抑制比
48、 PSRR+在计算正电源增益时，假定负电源和输入都交流接地。由于 M8的电流恒定，导致vGS8 vGS5 vGS7 0， gm5和 gm7都为零。这样一来，如果 ro5和 ro7都接近无穷大，那么正电源增益 A+ vo/vdd 0。但实际 ro5和 ro7为有限值，交流小信号如图 3.2 所示。正电源增益分通过两部分叠加得到。 （ a）中输出为 voa， ro5所接电源为零； （ b）中输出为vob， ro7所接电源为零。通过线性叠加原理得到 A+ vo/vdd (voa+vob)/vdd。 M1 M2M3 M412 3vddrds5M6voards7（ a）通过第二级 （ b）通过第一级 图 3.2 正电源到输出的交流等效电路 在（ a）中，第一级无偏差， vgs6 0，从而 gm6 0，输出级呈现为一个分压器。 M6 和M7 的漏源电流相等，因此得到 666767111oa o N DS Pdd o o N PNDS PDSvr IvrrII = =+(3.29) 在（ b）中，有 20=66gsob obdd gs
