1、第21章 门电路和组合逻辑电路,主要内容及要求：1、掌握基本的逻辑运算关系（包括：符号，表达式、功能等）； *2、掌握组合逻辑电路的分析和综合方法；3、熟悉集成加法器、译码器的应用；4、了解TTL逻辑门的结构；5、了解数据选择器的应用。,数字部分,一、门电路的基本概念,21-3 分立元件门电路,真值表：,逻辑表达式：,F=AB,1、“与门”,设开关通为“1”，断为“0” 灯亮为“1”，灯暗为“0”,逻辑符号,2、“或门”,设开关通为“1”，断为“0”灯亮为“1”，灯暗为“0”,真值表：,逻辑表达式：,F=A+B,逻辑符号,3、“非门”,真值表：,本书中在无特别说明时，都使用正逻辑系统。,有关正
2、负逻辑问题,逻辑符号,二、二极管“与门”电路,1、电路和符号,符号,真值表：,3、表达式和真值表F=ABC,三、二极管“或门”电路,1、电路和符号,符号,真值表：,3、表达式和真值表F=A+B+C,四，三极管“非门”电路,真值表：,4.17,二极管“与门”电路,三极管“非门”电路,“与非” 门,已知波形，画出输出波形。,例,F=ABC,F=A+B+C,21-4 TTL门电路,TTL为Transistor- Transistor-Logic(晶体管-晶体管-逻辑）的简称。,CMOS为Complementary-Metal-Oxide-Semiconductor(互补对称-金属-氧化物-半导体）的
3、简称。,一、TTL“与非”门电路,2、工作原理：,74LS20（4输入2门）,74LS00（2输入4门）,二、主要参数,1. 输出高电平电压UOH和输出低电平电压UOL,UOH2.4V, UOL 0.4V 。,2. 噪声容限电压,UNL 为低电平噪声容限电压UNL=UON-UIL UNH 为高电平噪声容限电压UNH=UIN-UOFF,3. 扇出系数N0,4. 平均传输延迟时间 tpd,5. 输入高电平电流I IH和输入低电平电流I IL,I IH 50A, I IL 1.6mA 。,三、三态输出“与非”门电路,三态门的图形符号,逻辑功能,当E=0时，不管AB为何值F为高阻状态,四、三态门的应用
4、 1、数据选择器，如8选1， 74LS251，16脚 2、锁存器，如8D锁存器74LS373 3、总线收发器（如74LS242等）,五、门电路使用的注意事项,严禁电源极性颠倒！ 严禁带电插拔元器件！ 输出端“线与”问题(OC、TSL、TG门除外) 输入端悬空问题 TTL电路的多余输入端处理。 CMOS电路的多余输入端。 使能端的连接。 关于输入输出电平问题。,4.19, 21-6 逻辑代数,21.6.1运算法则,基本运算法则,常量和常量的运算,变量和常量的运算,逻辑,一、交换律,二、结合律,三、分配律,A+B=B+A,A B=B A,A+(B+C)=(A+B)+C=(A+C)+B,A (B C
5、)=(A B) C,A(B+C)=A B+A C,A+B C=(A+B)(A+C),四、吸收律,A+AB=A,五、冗余定理,六、反演定理,德 摩根 (De Morgan)定理：,三种基本逻辑运算,与、或、非逻辑运算,21.6.2 逻辑函数的表示方法,1、真值表（状态表）,2、逻辑式,3、逻辑图4、波形图,21.6.3 逻辑函数化简,21.7 组合逻辑电路的分析和综合,21.7.1 组合逻辑电路的分析,逻 辑 图,表 达 式,真 值 表,逻 辑 功 能,化 简,4.23,21.7.2 组合逻辑电路的综合,已知逻辑要求列逻辑状态表写逻辑式化简或变换画逻辑图,例1、 设计一个三人的多数表决电路。 例
6、2、 设计一个监视交通信号灯工作状态的逻辑电路。该组信号灯由红、黄、绿三盏灯组成，如图所示。正常工作情况下，任何时刻必有一盏灯点亮，而且只允许有一盏灯点亮。而当出现其他五种点亮状态时，电路发生故障，这时要求发出故障信号，以提醒维护人员前去修理。 例3、试设计一个火车站3种列车的调度电路。要求是：当有特快，直快和普通客车同时开来时，特快进站；当有直快和普通客车同时开来时，直快进站；当只有客车开来时，其可以进站。,例4、设计一个半加器电路。 例5、设计一个全加器电路。 例6、设计一个全减器电路。 例7、用与非门设计一个开关报警控制电路。要求是某个设备有A，B，C三个开关，只有在A接通的条件下，开关
7、B才能接通；而开关C则只有在B接通的条件下才能接通，违反这一操作规程，则发出报警信号。 例8、用与非门设计一个保险箱用的4位代码数字锁。 要求是4个开关ABCD，和一个开锁用的钥匙孔输入端E，当开箱时（E=1）如果输入的代码与设定的代码（可以自己随意设定）相同，则保险箱打开，即输出为“1”，否则发出报警信号。,4.26,例9：某工厂有A，B，C三个车间和一个自备电站，站内 有两台发电机G1和G2。G1的容量是G2的两倍。如果一个 车间开工，只需G2运行即可满足要求；如果两个个车间开工， 只需G1运行；如果三个个车间同时开工，则G1和G2均需运行。 试画出控制G1和G2运行的逻辑图。,二、半加器
8、所谓“半加”，就是只求本位的和，暂不管低位送来的进位数，即,三、全加器当多位数相加时，半加器可用于最低位求和，并给出进位数，第二位的相加有两个待加数A和B，还有一个来自前面的进位数Ci-1，这三个数相加得出本位和数（全加和数）S和进位数Ci，这种就是全加。, C0 Ci,A3,B3,S3,C3, C0 Ci,C2, C0 Ci,C1, C0 Ci,C0,S2,S1,S0,A2,B2,A1,B1,A0,B0,1 1,0,1,0 0,1,0,0,1 1,1,1 1,1,1,例,计算1101+1101,结果为1101+1101=11010,21-9 编码器,用数字或某种文字和符号来表示某一对象或信号
9、的过程，称为编码。,数字电路中，一般用的是二进制编码。二进制只有0和1两个数码，可以把若干个0和1按一定规律编排起来组成不同的代码（二进制数）来表示某一对象或信号。一位二进制代码有0和1两种，可以表示两个信号。n位二进制代码有2n种，可以表示2n个信号。这种二进制编码在电路上容易实现。,21.9.1 二进制编码器,二进制编码器是将某种信号编成二进制代码的电路。例如：,三位二进制编码器,21.9.3 优先编码器,S：输入使能端 （0有效） YS：输出使能端（无输入时为0） YEX：工作状态标志（有输入时为0） 输出端：A2，A1，A0反码有效； 输入端：7，61，0低电平有效。,148引脚图,G
10、O TO 编码器。ewb,21-10 译码器和数值显示,译码和编码的过程相反。译码是将输入二进制代码按其编码的原意译成对应的信号输出。 译码设计过程大致如下： 列出译码器的状态表； 由状态表写出逻辑表达式； 由逻辑式画出逻辑图。,三位二进制译码器的状态表,三位二进制译码器,A,B,C,74LS138集成译码器,74LS138原理图,74LS138引脚图,S1 S2,21.10.2、二-十进制显示译码器,常用的显示器件：半导体数码管、液晶数码管和荧光数码管等。,1. 半导体数码管,g,a,b,c,d,e,f,g,a,b,c,d,e,f,有共阴与共阳两种接法。,2. 七段显示译码器,共阴,4.28,1、掌握基本的逻辑运算关系（包括：符号，表达式、功能等）； *2、掌握组合逻辑电路的分析和综合方法；3、熟悉集成加法器、译码器的应用；4、了解TTL逻辑门的结构；,小结,
