ImageVerifierCode 换一换
格式:PPT , 页数:46 ,大小:127KB ,
资源ID:3398063      下载积分:20 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.docduoduo.com/d-3398063.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录   微博登录 

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(计算机组成原理_第三章_三主存储器课件.ppt)为本站会员(微传9988)主动上传,道客多多仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知道客多多(发送邮件至docduoduo@163.com或直接QQ联系客服),我们立即给予删除!

计算机组成原理_第三章_三主存储器课件.ppt

1、第三章 内部存储器,主要内容,概述(3.1) SRAM芯片(3.2) DRAM芯片(3.3) ROM与Flash(3.4) 多模块交叉存储器(3.5) 高速缓冲存储器Cache(3.6) 虚拟存储器与存储保护(9.4、9.5) 作业,概述(3.1),返回,一、常用存储器件,RAM(SRAM芯片、DRAM芯片) ROM(MROM、PROM、EPROM、E2PROM) FLASH 磁盘、磁带、光盘 分类方法:按介质、按存取方式,二、当前计算机存储系统的分级结构,存储系统的分级结构: Cache(高速缓冲存储器)、主存、外存(Cache与主存合称内存) 为什么分级? 高速度、大容量、低位价 Cach

2、e-主存这一层,速度接近Cache,容量与位价接近主存; 主存-辅存这一层,速度接近主存,容量与位价接近外存。 Cache、主存、外存 速度越来越慢 容量越来越大 位价越来越小,三、主存技术指标,容量 速度:存取时间、存取周期、带宽,例:存取周期为500ns,每次存取可访问16位,求带宽?,半导体存储芯片简介,一、半导体存储芯片的基本组成,译码驱动,存储矩阵,读写电路,地址线,片选线,数据线,读写控制线,二、半导体存储芯片的译码方式;存储字与存储容量的计算,译码方式 单译码 双译码 存储容量的计算 SRAM DRAM,SRAM芯片(3.2),返回,逻辑符号与组成框图 容量计算 存储位元是触发器

3、(SRAM芯片存储位元记忆原理) 存储单元(在单译码方式下;在双译码方式下) 功能表 波形图 SRAM与CPU的接口,DRAM芯片(3.3),返回,一、DRAM存储位元的记忆原理 二、DRAM逻辑符号及组成框图 三、DRAM的读周期、写周期、刷新周期 刷新周期:从上一次对整个芯片刷新结束到下一次对整个芯片刷一遍为止的时间间隔。常用刷新周期:8ms、16ms、某些可以大于100ms. 标准刷新操作有两种:只用RAS信号(需要外部刷新地址读数器),CAS在RAS之前(芯片内部有刷新地址计数器,每一个刷新周期自动加1) 刷新方式有二种:集中式、分散式 四、DRAM与CPU的接口 五、DRAM正确性校

4、验 六、DRAM与SRAM的比较,存储器容量扩展,课本P73的例2、例3 讲位扩展及字扩展电路怎么接,以及为什么这么接,六、SRAM与DRAM比较,DRAM优点 同样大小的芯片,DRAM的集成度远高于SRAM; DRAM行列地址分两次送,减少了芯片引脚,也减小了封装尺寸; DRAM功耗为SRAM的1/6,价格为SRAM的1/4 DRAM缺点 DRAM因为使用电容,所以速度比SRAM低; DRAM需配置再生电路,要消耗一部分能量。 应用 DRAM被广泛用于构造主存 SRAM多用于构造Cache,ROM与Flash(3.4),返回,一、MROM 1.存储位元记忆原理 2.逻辑符号 二、EPROM

5、1.存储位元记忆原理 2.EPROM与CPU的接口 三、用半导体芯片组织简单的主存,例:CPU的地址总线16根(A15A0,A0为低位),双向数据总线8根(D7D0),控制总线中与主存有关的信号有MREQ(允许访存, 低电平有效),R/W(高电平为读命令,低电平为写命令)。主存地址空间分配如下:08191为系统程序区,由只读存储芯片组成;819232767为用户程序区;最后(最大地址)2K地址空间为系统程序工作区。上述地址为十进制,按字节编址。现有如下存储器芯片:EPROM:8K8位(控制端仅有CS);SRAM:16K1位,2K8位,4K8位,8K8位.请从上述芯片中选择适当芯片设计该计算机主

6、存储器,画出主存储器逻辑框图.,三、用半导体芯片组织简单的主存,SRAM、ROM芯片与CPU的接口设计,CPU与芯片的接口:CPU的低位地址与芯片地址相接;CPU的读写信号与芯片的读写信号相接;CPU的高位地址信号及存储器访问信号通过一个译码电路形成芯片的片选信号 存储器设计的关键是如何设计译码电路;设计方法是:确定芯片的地址范围,然后导出译码电路真值表,然后画译码器的电路图 在这个例子中:,主存地址分配:按字编址与按字节编址,什么是按字编址,按字节编址 按字编址:将连续地址分配给字节(即主存地址线上的地址是字的地址) 按字节编址:将连续地址分配给字节(即主存地址线上的地址是字节的地址) 例:

7、 某计算机主存有24位地址线,存储字长32位,如果按字编址,则最大可配置的主存容量是: 如是按字节编址,则最大可配置的主存容量是:,多模块交叉存储器( 3.5 ),返回,一、交叉存储器的组成,组成如图3.27所示 各模块采用交叉编址(同一模块的字地址不连续) 交叉编址与顺序编址,如图3.26所示 字(存储单元)的块内地址与地址的意义 对顺序编址,寻找块内地址向地址的变换,导出其地址组成 对交叉编址,寻找块内地址向地址的变换,导出其地址组成,二、交叉存储器的功能,以流水方式完成块访问,如图3.28所示 如果采用顺序存取方式就不能以流水方式完成块访问 为了以流水方式完成块访问,必须使模块数大于等于

8、交叉存取度(T/:T为模块的访问周期, 为总线传输周期) 交叉存储器的性能 存取m个字的块,需要时间:T+(m-1) 带宽:m/(T+(m-1) ) (字/s) 例5,Cache(高速缓冲存储器3.6),返回,一、Cache的功能与性能,Cache的功能 是主存的高速缓冲 Cache比主存小得多(例如主存几百M,Cache几百K),由SRAM组成 增加Cache的目的,是使Cache/主存系统的平均存取周期接近Cache的存取周期 Cache的性能 命中率h=Nc/(Nc+Nm)(在一个程序执行期间,Cache完成存取的总次数为Nc,主存完成存取的总次数为Nm;h与程序的行为、Cache的容量

9、、组织方式、块的大小有关) Cache/主存系统的平均访问时间:ta=htc+(1-h)tm(tc为Cache的存取周期, tm为主存的存取周期,) 访问效率e =tc/ta=1/(r+(1-r)h (r=tm/tc表示主存慢于Cache的倍率,取5到10为宜),h越大越好,e越接近1越好,二、Cache的组成(课本图3.32),程序访问的局部性原理 (1) 内容:指程序在执行过程中的一个较短时期内,所执行的指令地址和指令的操作数地址,分别局限于一定区域。还可以表现为:(a)时间局部性,即一条指令的一次执行和下次执行,一个数据的一次访问和下次访问都集中在一个较短时期内;(b) 空间局部性,即当

10、前指令和邻近的几条指令,当前访问的数据和邻近的数据都集中在一个较小区域内。(2) 局部性原理的具体体现程序在执行时,大部分是顺序执行的指令,少部分是转移和过程调用指令。过程调用的嵌套深度一般不超过5,因此执行的范围不超过这组嵌套的过程。程序中存在相当多的循环结构,它们由少量指令组成,而被多次执行。程序中存在相当多对一定数据结构的操作,如数组操作,往往局限在较小范围内。 (3)程序访问的局部性原理使Cache命中率接近1成为可能,图3.32中,Cache有4行,每行有4个字,常用SRAM组成 相联存储表功能:CPU通过地址总线发出一个主存字的地址,相联存储器根据这个地址判断这个主存字所在的主存块

11、是否在Cache的某一行中做了副本(是否Cache命中);如果在,将主存字地址转换为它的副本的Cache地址。 LRU管理逻辑:如果命中,那么Cache做读操作;如果不命中,那么主存做读操作,同时将这个字所在的主存块传到Cache中。在做这个块传输之前,首先要由LRU管理逻辑来决定传到Cache的哪一行中,二、Cache的组成(CPU对Cache/主存系统的读操作),三、Cache的组织方式与主存到Cache的地址映射-全相联,什么是全相联(如图3.33(a)所示) 当需要将一个主存块传到Cache中时,它可以传到任意一个Cache行,究竟传到哪个Cache行由替换算法决定。 全相联方式的地址

12、映射过程(如图3.33(b)所示) 假设主存有2S个块,每块2w个字,块号从0开始编号,块内字号从0开始编号,主存字地址从0开始编号,则主存字地址组成为: 假设Cache有2r行,每行2w个字,行号从0开始编号,行内字号从0开始编号,Cache字地址从0开始编号,则Cache字地址组成为: 优缺点(3种组织方式比较) 比较器最难设计 冲突的可能性最小,因为一个主存块可以传到任意一个Cache行(冲突:主存块A已在Cache中有备份,现要将主存块B传到Cache中,如果替换算法选中主存块A所在的行,则称主存块A与主存块B冲突。冲突可能造成的问题是主存块A被换出后,不多久又要换入,而同一主存块频繁

13、的换入换出会导致命中率降低),三、Cache的组织方式与主存到Cache的地址映射-直接映射,什么是直接映射(如图3.34(a)所示) 当需要将一个主存块传到Cache中时,将主存块号对Cache行数求余,即得它可以传到的Cache行号。这种方式不需要替换算法。 直接映射方式的地址映射过程(如图3.33(b)所示) 假设主存有2S个块,每块2w个字,块号从0开始编号,块内字号从0开始编号,主存字地址从0开始编号,则主存字地址组成为: 假设Cache有2r行,每行2w个字,行号从0开始编号,行内字号从0开始编号,Cache字地址从0开始编号,则Cache字地址组成为: 优缺点(3种组织方式比较)

14、 比较器最易设计 冲突的可能性最大,因为一个主存块在Cache中只能传到一个Cache行(冲突:主存块A已在Cache中有备份,现要将主存块B传到Cache中,如果主存块B最终是传到了主存块A所在的行,则称主存块A与主存块B冲突。冲突可能造成的问题是主存块A被换出后,不多久又要换入,而同一主存块频繁的换入换出会导致命中率降低),三、Cache的组织方式与主存到Cache的地址映射-组相联,什么是组相联(如图3.35(a)所示) 当需要将一个主存块传到Cache中时,将主存块号对Cache组数求余得Cache组号,此主存块可传到这个Cache组的任意一行。究竟传到哪一行,则替换算法决定。 是最常

15、用组织方式 一个Cache组包含的行数v通常取2、4、8、16,称为v路组相联. 组相联方式的地址映射过程(如图3.35(b)所示) 假设主存有2S个块,每块2w个字,块号从0开始编号,块内字号从0开始编号,主存字地址从0开始编号;假设Cache有2d组,每组2t行。 主存字地址组成为:。 由Cache组号求Cache行号的方法为:。 优缺点(3种组织方式比较) 比较器较易设计 冲突的可能性较小,因为一个主存块可以传到一个Cache组的任意一行(冲突:主存块A已在Cache中有备份,现要将主存块B传到Cache中,如果主存块B最终是传到了主存块A所在的行,则称主存块A与主存块B冲突。冲突可能造

16、成的问题是主存块A被换出后,不多久又要换入,而同一主存块频繁的换入换出会导致命中率降低),四、替换策略,替换策略要解决的问题 当需要将一个主存块传到Cache中时(称为换入),如果有多个Cache行可供选择,那么选哪一行比较好? 不同的选择有什么差别?选Cache行A,有可能很快又需要将A中现存的主存块换入;选Cache行B,有可能较长一段时间都不需要将B中现存的主存块换入。 常用替换策略 最不经常使用算法(LFU)不能严格反映近期访问情况 近期最少使用算法(LRU) 算法保护了刚访问过的Cache行,符合Cache工作原理,因而使Cache有较高的命中率 随机替换算法: 随意换出的数据很可能

17、马上又要使用,从而降低Cache命中率。 这个不足随Cache容量的增大而减少。 随机策略的功效只是稍逊于前面两种策略,四、替换策略之LRU,每行设置一个读数器,Cache每命中一次,命中行读数器清0,其它各行读数器加1(注意,这里的“其它行”是指当将一个主存块换入时,可能换入的Cache行,对全相联,则指除命中行外的所有行,对组相联,则指同组中的其它行)。当需要替换时,将计数值最大的行换出。 对2路组相联的Cache来讲,LRU算法可简化为:一组由两行组成,分别记为A、B,设一个二进制位,当A行拷进新数据时,该位置 1,当B行拷进新数据时,该位置0。需要置换时,如果该位为0,则换出A行,为1

18、则换出B行。,五、Cache的写操作策略,写回法 如果命中,只写Cache,不写主存; 如果不命中,将相应的主存块拷进Cache中,然后写Cache。 这种方法要求对每个Cache行设置一个修改位,以反映此行是否被修改过。换出时,根据修改位的值来确定是否需要将该行内容写回主存 可显著减少写主存次数,但是存在不一致的隐患。 全写法 如果命中,写Cache,也写主存 如果不命中,写主存,是否将相应的主存块拷进Cache中,有两种选择:WTWA(拷),WTNWA(不拷) Cache中的数据与主存中的数据总是一致的,但是Cache对CPU写主存的操作无缓冲功能,降低了Cache的功效。 写一次法 类似

19、于写回法,唯一的不同在于第一次写命中时要写主存 适用于多级Cache,虚拟存储器与存储保护(9.49.5),返回,一、什么是虚拟存储器,实存:计算机实际配置存储器,即前面讲的主存。 虚存: 不是实存,也不是辅存,实际并不存在 虚地址空间由虚存地址长度决定;只要不超过辅存的容量即可。 例如:存储器按字节编址,虚地址长度为48位,则虚存空间为256TB;其中的程序可达256T个字节,此时可认为机内运行的程序的规模不受限制 虚地址空间可以远大于实地址空间(为了给实存扩容),也可以远小于实地址空间(用于地址变换,实存空间大,较小的虚存可以缩短指令字中地址字段的长度) 是汇编语言的编程者(编制用户程序)

20、和编译程序用的存储器,它们认为:自己编写的程序或编译的程序在这个虚存中运行,并且虚存中只有这一个用户程序存在 例如:假设虚地址长为32bits,系统的主存地址长为20bits,一个汇编语言程序中有下述指令序列:MOVL R0,$10003000 MOVL R6,$01010101 STORE R6,R0。,二、虚拟存储器的构成,CPU与主存间的数据交换以字为单位,主存与辅存间的数据交换以块为单位 虚存由三部分组成,其中辅助软硬件控制主存与辅存间的数据交换,辅助硬件例如存储管理器,TLB(快表)等,辅助软件例如OS中的缺页中断处理程序等。 程序运行过程中,活跃部分放在主存,大量非活跃部分放在辅存

21、;活跃部分和非活跃部分是动态变化的;什么时候主存与辅存需要交换信息以及信息交换的过程,完全由辅助软硬件来决定。 程序运行时,指令地址和操作数地址都是虚拟存储器存储单元的地址,因此访存过程是这样的:存储管理器来判断该虚单元的信息是否已装入实存;如果实存命中,则存储管理器将虚地址变为实地址,由CPU发出,访问实存;如果实存不命中,存储管理器将产生缺页中断,由缺页中断处理程序将包含该虚地址所指存储单元的一个信息块由辅存调入主存,再去访问主存。 由上述过程,可以见到有虚存技术存在两种虚实变换:若命中,要将虚地址(虚拟存储器存储单元的地址)变为主存地址;若不命中,需将虚地址变为虚单元所在信息块的辅存地址

22、(称为辅存实地址),辅助软硬件,主存,辅存,CPU,虚存,三、虚拟存储器常用的组织形式与地址映射(虚实变换),页式 段式 段页式,三、虚拟存储器常用的组织形式与虚实变换1-页式,例:虚实变换1,虚地址结构与主存的存储管理策略有关,常有的存储管理策略有段式、页式、段页式,下面以页式为例。 页式管理 将实存和虚存分为大小相同的页 例如:虚地址32bits,实地址20bits,每页4KB,则地址结构为: 要将虚地址变为实地址,只需将虚页号变为实页号,为此需要寻立一个内页表,A31 虚页号 A12,A11 页内行地址 A0,虚地址,A19 实页号 A12,A11 页内行地址 A0,实地址,为了加速检索

23、,可采用二级地址映射,即为页表建立目录,例如每1K页建一个 目录,这样就得到一个页目录表。 这种二级地址映射的虚地址结构及页目录页表关系如下图示。,A21 页表索引A12,A11 页内地址 A0,虚地址,A19 实页号 A12,A11 页内地址 A0,实地址,A31 页目录索引A20,虚实变换2(虚页号向辅存实地址的变换)-页式,辅存实地址格式与采用的存储设备有关。 磁盘存储器的实地址格式如下所示。 为了简单,可使扇区的大小同页面大小,这样虚地址与畏辅存实地址的变换就成为虚页号与辅存实页号之间的变换。 用设置页表的方法来实现,将虚地址变为辅存实地址的页表称为外页表,如下所示。,虚页号向磁盘实地

24、址的变换,磁盘实地址格式:,磁盘机号,磁头号,磁道号,扇区号,扇区内地址,虚地址格式:,虚页号,页内行地址,辅存实页号,辅存页内地址,外页表:,四、替换算法,在一个程序的执行过程中,当需要由辅存调页至主存而分配给它的主存页已满,就需要从中选出一页换出 常用算法有FIFO、LRU、LFU FIFO: 将最早调入主存的虚页换出 将分配给进程的实页组成一个先进先去的队列,每次都是选择队尾的实页做换入换出操作。 FIFO+LRU 对FIFO的改进:如果某个虚页命中,则将它置于队首,五、虚拟存储系统的存储保护,存储区域保护 页表保护与段表保护 页表的保护作用:虚实变换后得到的实页一定是属于进程本身的 键保护 环保护 页表保护(段表保护)及键保护都可以阻止进程访问不是分配给的实页;环保护可以阻止进程非法访问它自身比较重要的虚页 访问方式保护 主存信息的使用方式:读(R)、写(W)、执行(E) 访问方式是这三种使用方式的逻辑组合 访问方式保护通常与区域保护结合起来实现(对进程的虚页规定访问方式),六、案例分析- 虚拟机虚拟存储器实验,作业,习题 T1、T7、 T8、T9、T10、T11、T12,返回,

本站链接:文库   一言   我酷   合作


客服QQ:2549714901微博号:道客多多官方知乎号:道客多多

经营许可证编号: 粤ICP备2021046453号世界地图

道客多多©版权所有2020-2025营业执照举报