基于C54XDSP的基带调制解调器的设计.doc

1、北方民族大学毕业设计 基于 C54XDSP 的基带调制解调器设计软件设计摘 要调 制 解 调 器 是 利 用 模 拟 通 信 网 来 完 成 一 系 列 数 据 通 信 的 关 键 设 备 之 一 。 近 些 年 来 ，随 着 科 技 的 快 速 发 展 和 数 据 通 信 业 务 量 的 日 益 增 加 以 及 业 务 范 围 的 不 断 扩 大 化 ， 对 于Modem 的 传 输 速 率 以 及 性 能 指 标 相 应 的 提 出 了 更 高 标 准 的 要 求 。 由 于 DSP 芯 片 具 有有 体 积 小 、 重 量 轻 、 使 用 灵 活 方 便 等 优 点 ， 同 时 DSP

2、技 术 具 有 数 据 处 理 能 力 强 、 运行 速 度 快 的 特 点 ， 因 此 基 于 DSP 技 术 的 调 制 解 调 器 在 通 信 系 统 中 得 到 越 来 越 广 泛 的应 用 。本 论 文 先 简 要 阐 述 了 C54xDSP 系 统 的 结 构 及 工 作 原 理 ， 探 讨 了 C54xDSP 技 术 的优 势 所 在 。 随 后 在 论 述 调 制 解 调 器 工 作 原 理 的 基 础 上 ， 给 出 了 一 种 基 于 C54xDSP 的通 用 基 带 调 制 解 调 器 的 设 计 。 该 调 制 解 调 器 硬 件 以 C54x DSP 芯 片 为 核

3、心 ， 包 括FPGA/CPLD、 可 编 程 开 关 电 容 滤 波 器 、 A/D 变 换 器 、 D/A 变 换 器 、 编 解 码 器 、 RS-232异 步 通 信 接 口 电 路 及 时 钟 电 路 等 。 调 制 解 调 器 软 件 包 括 :外 设 接 口 初 始 化 、 接 收 、 发送 、 编 码 、 基 带 调 制 、 滤 波 、 载 波 同 步 、 位 同 步 、 解 调 、 帧 同 步 等 。关键词：基带；调制解调器；DSP ；滤 波 ； 编 码ABSTRACTModem is one of the equipment which uses a communicati

4、ons network to complete a series of data communications. In recent years, with the rapid progress in science and technology and data communication built increasing and business scope of the struggle, for both modems transmission speed and performance indicators corresponding offered a high standard

5、required. DSP chip with advantages of a small size, weight and more convenient use while DSP technology have a strong data processing ability, high running speed, therefore, based on the DSP technology in a communication system modem are increasingly wide application.This paper briefly describes the

6、 first c54xdsp system structure and working mechanism, c54xDSP benefits of work. Then the modem works on the basis of giving a general c54xdsp based on the design project with your modem. The modem hardware c54x DSP to chip at the core, including FPGA/CPLD, programmable switch a filter and a d chang

7、e and d a varied and codec, RS -232 asynchronous communication interface and the electrical circuits. A modem peripheral interface software includes: initialize, receiving and sending, coding, base with modulation, filtering, the carrier waves synchronization, synchronous and demodulates and a frame

8、 alignment, etc. At last its the DSP mobile communications technology in wireless systems and developing prospect.KEY WORDS: Base-band ; Modem ;DSP; Filtering ;Encoding目 录第 1 章 绪论 .11.1 DSP 技术 .11.2 C54xDSP 芯片 .21.3 基带调制解调器原理及应用 .3第 2 章 系 统 设 计 方 案 42.1 对设计的技术要求 .42.2 设计背景 .42.2.1 DSP 系统构成及设计 42.2.2

9、 CCS 集成开发环境 .52.3 总体设计方案 .62.3.1 调制与解调原理 62.3.2 硬件选择 .8第 3 章 基于 C54x DSP 的通用基带调制解调器硬件设计 .93.1 C54xDSP 应用系统的硬件设计 93.1.1 C54xDSP 芯片的电源设计 93.1.2 时 钟 的 考 虑 93.1.3 3V 和 5V 混 合 逻 辑 设 计 103.2 基于 C54xDSP 调制解调器硬件系统的设计 103.3 QPSK 调制解调器的设计与实现 .123.4 信号流程 143.5 硬 件 原 理 图 说 明 .14第 4 章 基于 C54x DSP 的通用基带调制解调器软件设计

10、174.1 C54x DSP 的软件设计 .174.1.1 TMS32C54 混合编程的规范 174.1.2 C54x DSP 的软件设计流程图 184.2 基带调制解调的数字实现 184.3 QPSK 调制解调器的设计与实现 .194.3.1 数字滤波算法的 DSP 定点实现 204.3.2 调制解调算法的 DSP 实现 .244.4 数据测试 274.5 结语 30参考文献 .31致 谢 33附录 1：模拟输入/输出通道电路 .34附录 2：英文原文 35附录 3：中文译文 44北方民族大学毕业设计 基于 C54XDSP 的基带调制解调器设计软件设计第 1 页第 1 章 绪论二 十 多 年

11、 时 间 里 ， 数 字 信 号 处 理 已 经 在 通 信 等 领 域 得 到 普 遍 的 应 用 。TMS320C54xDSP 是 TI 公 司 在 继 TMS320C1X、 TMS320C2X 和 TMS320C5X 之 后 推 出的 16 位 定 点 数 字 信 号 处 理 器 。 此 系 列 DSP 芯 片 运 用 修 正 的 哈 佛 结 构 ,数 据 与 程序 分 开 存 放 ,8 条 高 速 并 行 总 线 的 内 部 。 片 上 集 成 有 存 储 器 和 在 片 的 外 设 ,和 专 门用 途 的 硬 件 逻 辑 。 功 能 强 大 的 指 令 系 统 ,使 该 芯 片 具

12、有 很 高 的 处 理 速 度 和 广 泛 的 应用 适 应 性 ,由 于 C54xDSP 有 功 耗 小 、 成 本 低 等 特 点 ,被 广 泛 应 用 于 移 动 通 信 、 软 件无 线 电 等 领 域 。 本 课 题 介 绍 的 基 于 C54x DSP 的 基 带 调 制 解 调 器 应 用 于 软 件 无 线电 领 域 。 Modem 中 的 基 带 调 制 解 调 器 的 优 势 在 于 它 有 完 全 的 物 理 互 换 性 能 和 灵 活 的系 统 结 构 。1.1 DSP 技术数 字 信 号 处 理 (Digital Signal Processing， 简 称 DSP)

13、是 一 种 独 特 的 微 处理 器 ， 它 通 过 数 学 技 巧 执 行 转 换 和 提 取 信 息 ， 来 处 理 和 现 实 信 号 ， 这 些 信 号 由 数字 序 列 表 示 。 它 不 仅 具 有 可 编 程 性 ， 而 且 其 实 时 运 行 速 度 可 达 每 秒 数 以 千 万 条 复 杂指 令 程 序 ， 远 远 超 过 通 用 微 处 理 器 ， 是 数 字 化 电 子 世 界 中 日 益 重 要 的 电 脑 芯 片 。 它的 强 大 数 据 处 理 能 力 和 高 运 行 速 度 ， 是 最 值 得 称 道 的 两 大 特 色 。DSP 优 点 ： 容 易 实 现 集

14、 成 ， 可 以 时 分 复 用 ， 共 享 处 理 器 ； 方 便 调 整 处 理 器 的 系数 实 现 自 适 应 滤 波 ， 可 用 于 频 率 非 常 低 的 信 号 。 其 DSP 缺 点 是 ： 需 要 模 数 转 换 ；受 采 样 频 率 的 限 制 ， 处 理 频 率 范 围 有 限 ； 但 是 其 优 点 远 远 超 过 缺 点 1。 由 于 DSP 芯 片 的 问 世 ， 使 得 数 字 信 号 处 理 技 术 在 数 据 传 输 领 域 中 的 应 用 更 加引 起 重 视 。 DSP 产 业 在 约 40 年 的 历 程 中 经 历 了 三 个 阶 段 ： 第 一 阶

15、段 ， DSP 意 味 着数 字 信 号 处 理 ， 并 作 为 一 个 新 的 理 论 体 系 广 为 流 行 ； 随 着 这 个 时 代 的 成 熟 ， 80年 代 开 始 DSP 进 入 了 发 展 的 第 二 阶 段 ， 在 这 个 阶 段 ， DSP 代 表 数 字 信 号 处 理 器 ，这 些 DSP 器 件 使 我 们 生 活 的 许 多 方 面 都 发 生 了 巨 大 的 变 化 ； 21 世 纪 DSP 发 展 进入 第 三 个 阶 段 ， 市 场 竞 争 更 加 激 烈 ， TI 及 时 调 整 DSP 发 展 战 略 全 局 规 划 ， 并 以 全面 的 产 品 规 划

16、和 完 善 的 解 决 方 案 ， 加 之 全 新 的 开 发 理 念 ， 深 化 产 业 化 进 程 。 成 就 这第 2 页一 进 展 的 前 提 就 是 DSP 每 MIPS 价 格 目 标 已 设 定 为 几 个 美 分 或 更 低 。 接 下 来 又 催 生了 第 三 阶 段 ， 这 是 一 个 赋 能 (enablement)的 时 期 ， 我 们 将 看 到 DSP 理 论 和 DSP 架构 都 被 嵌 入 到 SoC 类 产 品 中 。 内 核 结 构 的 不 断 完 善 ， 多 通 道 的 结 构 和 单 指 令 多 重的 数 据 (SIMD)、 特 大 指 令 字 组 (V

17、LIM)将 在 新 的 高 性 能 处 理 器 中 占 主 导 地 位 ， 它 将是 DSP 在 的 未 来 发 展 趋 势 2。DSP 和 数 字 信 号 处 理 功 能 很 差 的 低 成 本 微 处 理 器 融 合 起 到 了 很 好 的 互 补 作 用 ，同 时 多 数 应 用 中 均 需 要 具 有 智 能 控 制 和 数 字 信 号 处 理 两 种 功 能 ， 多 媒 体 和 互 联 网的 应 用 需 要 将 进 一 步 加 速 这 一 融 合 过 程 。 1.2 C54xDSP 芯片TI 公 司 现 在 主 推 四 大 系 列 DSP 中 C5000 系 列 （ 定 点 、 低

18、功 耗 ） ：C54X， C54XX， C55X 相 比 其 它 系 列 的 主 要 特 点 是 低 功 耗 ， 所 以 最 适 合 个 人 与 便 携式 上 网 以 及 无 线 通 信 应 用 ， 如 手 机 、 PDA、 GPS 等 应 用 。 TMS320C54x 是 为 实 现 低功 耗 ， 高 性 能 而 专 门 设 计 的 定 点 DSP 芯 片 ， 它 的 中 央 处 理 单 元 采 用 优 化 的 哈 佛 结构 ， 包 含 1 条 程 序 总 线 ， 3 条 数 据 总 线 和 4 条 地 址 总 线 ， 具 有 高 度 的 并 行 性 ， 且功 耗 很 低 。 可 满 足 多

19、 种 实 时 嵌 入 式 系 统 的 需 要 3。C54x 属 于 TI 的 C5000 系 列 的 产 品 ， C54x 系 列 是 针 对 低 功 耗 、 高 性 能 的 高 速实 时 信 号 处 理 而 专 门 设 计 的 定 点 DSP， 广 泛 应 用 于 无 线 通 信 系 统 中 ， 它 的 CPU 具有 下 列 特 征 ： 采 用 改 进 的 哈 佛 结 构 ， 一 条 程 序 总 线 (PB)、 三 条 数 据 总 线 (CB、 DB、 EB)和 四 条 地 址 总 线 (PAB、 CAB、 DAB、 EAB)； 40bit 的 算 术 逻 辑 单 元 (ALU)以 及 一

20、个 40bit 的 移 位 器 和 两 个 40bit 的 累加 器 (A、 B)， 支 持 32bit 或 双 16bit 的 运 算 。 17bit17bit 的 硬 件 乘 法 器 和 一 个 40bit 专 用 加 法 器 的 组 合 (MAC)可 以 在一 个 周 期 内 完 成 乘 加 运 算 ； 比 较 、 选 择 和 存 储 等 单 元 能 够 加 速 维 特 比 译 码 的 执 行 。 专 用 的 指 数 编 码 器 (EXP encoder)能 够 在 一 个 周 期 内 完 成 累 加 器 中 40bit数 值 的 指 数 运 算 。第 3 页 单 独 的 数 据 地 址

21、 产 生 单 元 (DAGEN)和 程 序 地 址 (PAGEN)产 生 单 元 ， 能 够 同 时进 行 三 个 读 操 作 和 一 个 些 操 作 4。DSP 技 术 广 泛 的 应 用 于 语 音 处 理 ， 图 像 /图 形 ， 军 事 ， 仪 器 仪 表 ， 自 动 控 制 ，医 疗 ， 家 用 电 器 等 。1.3 基带调制解调器原理及应用调 制 解 调 器 ， 即 Modem， 是 计 算 机 与 电 话 线 之 间 进 行 信 号 转 换 的 装 置 ， 由 调 制器 和 解 调 器 两 部 分 组 成 ， 调 制 器 是 把 计 算 机 的 数 字 信 号 （ 如 文 件 等

22、 ） 调 制 成 可 在 电话 线 上 传 输 的 声 音 信 号 的 装 置 ， 在 接 收 端 ， 解 调 器 再 把 声 音 信 号 转 换 成 计 算 机 能 接收 的 数 字 信 号 。 它 是 为 数 据 通 信 的 数 字 信 号 在 具 有 有 限 带 宽 的 模 拟 信 道 上 进 行 远 距离 传 输 而 设 计 的 ， 它 一 般 由 基 带 处 理 、 调 制 解 调 、 信 号 放 大 和 滤 波 、 均 衡 等 几 部 分组 成 。 调 制 是 将 数 字 信 号 与 音 频 载 波 组 合 ， 产 生 适 合 于 电 话 线 上 传 输 的 音 频 信 号（ 模

23、拟 信 号 ） ， 解 调 是 从 音 频 信 号 中 恢 复 出 数 字 信 号 。目 前 调 制 解 调 器 主 要 有 两 种 ： 内 置 式 和 外 置 式 。 内 置 式 调 制 解 调 器 其 实 就 是 一块 计 算 机 的 扩 展 卡 ， 插 入 计 算 机 内 的 一 个 扩 展 槽 即 可 使 用 ， 它 无 需 占 用 计 算 机 的 串行 端 口 。 它 的 连 线 相 当 简 单 。 外 置 式 调 制 解 调 器 则 是 一 个 放 在 计 算 机 外 部 的 盒 式装 置 ， 它 需 占 用 电 脑 的 一 个 串 行 端 口 ， 还 需 要 连 接 单 独 的

24、电 源 才 能 工 作 ， 外 置 式 调制 解 调 器 的 连 接 也 很 方 便 ， phone 和 line 的 接 法 同 内 置 式 调 制 解 调 器 。 但 是 外 置式 调 制 解 调 器 得 用 一 根 串 行 电 缆 把 计 算 机 的 一 个 串 行 口 和 调 制 解 调 器 串 行 口 连 起 来 ，这 根 串 行 线 一 般 随 外 置 式 调 制 解 调 器 配 送 。调 制 解 调 器 的 一 个 重 要 性 能 参 数 是 传 输 速 率 ， 56K 的 调 制 解 调 器 已 经 成 为 市场 的 主 流 产 品 。 CCITT 建 议 调 制 解 调 器

25、的 V.34 标 准 ， 其 最 大 的 特 点 是 “自 适 应 速率 传 输 “， 即 在 传 输 过 程 中 ， 根 据 当 地 用 户 线 路 的 质 量 好 坏 ， 产 品 有 自 动 调 节 传 输速 率 的 功 能 ， 这 样 能 使 所 在 地 区 线 路 不 佳 的 联 网 用 户 也 可 以 享 受 到 高 速 传 输 的 连 接效 果 。 而 V.37 标 准 具 有 9600128000bps 信 号 速 率 、 四 线 全 双 工 通 信 方 式 、 同 步 、单 边 带 调 制 方 式 和 60108kHz 基 群 电 路 等 功 能 ； v.42 标 准 具 有

26、56000bps 信 号 速率 、 全 双 工 通 信 方 式 、 同 步 和 拥 有 数 据 压 缩 及 差 错 控 制 技 术 等 功 能 5。 第 4 页第 2 章 系 统 设 计 方 案2.1 对设计的技术要求本 课 题 主 要 讨 论 调 制 解 调 的 硬 件 设 计 和 数 字 实 现 方 法 。 硬 件 包 括FPGA/CPLD、 可 编 程 开 关 电 容 滤 波 器 、 A/D 变 换 器 、 D/A 变 换 器 、 编 解 码 器 、 RS-232 异 步 通 信 接 口 电 路 及 时 钟 电 路 等 。 软 件 设 计 包 括 基 带 波 形 合 成 技 术 、 接

27、收 匹配 滤 波 技 术 、 数 字 调 制 解 调 技 术 ， 算 法 的 实 现 等 内 容 。2.2 设计背景2.2.1 DSP 系统构成及设计图 2-1 所 视 为 一 个 典 型 的 DSP 系 统 。输出抗混叠滤 波A/DDSP芯片D/A平滑滤波输入图 2-1 典型的 DSP 系统设 计 DSP 应 用 系 统 ， 选 择 DSP 芯 片 是 非 常 重 要 的 一 个 环 节 。 只 有 选 定 了 DSP芯 片 ， 才 能 进 一 步 设 计 其 外 围 电 路 及 系 统 的 其 他 电 路 。 总 的 来 说 ， DSP 芯 片 的 选择 应 根 据 实 际 的 应 用 系

28、 统 需 要 而 确 定 。 一 般 来 说 ， 选 择 DSP 芯 片 时 应 考 虑 到 如 下诸 多 因 素 。 如 DSP 芯 片 的 运 算 速 度 、 价 格 、 硬 件 资 源 、 运 算 速 度 、 开 发 工 具 等 6。第 5 页DSP 系统的设计流程如图 2-2：开始系统需求分析软硬件功能划分硬件接口设计 软件模块划分硬件设计 软件模块开发硬件调试 软件调试系统联调满足要求结束分析原因否是图 2-2 DSP 设计流程图2.2.2 CCS 集成开发环境CCS（ Code Composer Studio） 是 TI 推 出 的 用 于 开 发 其 DSP 芯 片 的 集 成开

29、 发 环 境 ， 他 采 用 WINDOWS 风 格 界 面 ， 集 编 辑 ， 编 译 ， 链 接 ， 软 件 仿 真 ， 硬 件 调试 及 实 时 跟 踪 等 功 能 于 一 体 ， 极 大 地 方 便 了 DSP 程 序 的 设 计 和 开 发第 6 页设计设计方案编辑和生成编辑源文件生成代码调试语法检查断点设置分析实时调试统计，跟踪图 2-3 CCS 集成开发环境如 图 2-3 所 示 ， CCS 集 成 的 源 代 码 编 辑 环 境 ， 使 程 序 的 修 改 更 为 方 便 ； CCS集 成 的 代 码 生 成 工 具 ， 使 开 发 设 计 人 员 不 必 在 DOS 窗 口

30、敲 大 量 的 命 令 及 参 数 ；CCS 集 成 的 调 试 工 具 ， 使 调 试 程 序 一 目 了 然 ， 大 量 的 观 察 窗 口 使 程 序 调 试 得 心 应 手7。2.3 总体设计方案2.3.1 调制与解调原理1 调制原理数 字 频 率 调 制 的 基 本 原 理 是 利 用 载 波 的 频 率 变 化 来 传 递 信 息 , 又 称 为 数 字 调频 , 即 频 移 键 控 (FSK)。 FSK 调 制 方 式 根 据 前 后 符 号 的 载 波 相 位 是 否 连 续 ,又 分 为相 位 不 连 续 的 频 移 键 控 与 相 位 连 续 的 频 移 键 控 (CP -

31、 FSK) 实 现 数 字 频 率 调 制 的一 般 方 法 有 两 种 , 直 接 调 频 法 和 键 控 法 。 直 接 调 频 法 即 连 续 调 制 中 的 调 频 (FM) 信 号 的 产 生 方 法 ,是 将 输 入 的 基 带 脉 冲 去 控 制 一 个 振 荡 器 的 参 数 而 改 变 振 荡 频 率 ,这 种 方 法 实 现 容 易 ,输 出 的 波 形 相 位 是 连 续 的 ,但 电 路 的 振 荡 频 率 稳 定 性 较 差 ; 键控 法 是 用 数 字 信 号 去 控 制 两 个 独 立 振 荡 器 ,两 个 门 电 路 按 数 字 信 号 的 变 化 规 律 通

32、断 。实 现 原 理 图 如 图 2-4 所 示 : 第 7 页相加频 移键 控信 号输 出控制电路F0 振荡器F1 振荡器门 1门 2输入数码图 2-4 相位不连续频移键控信号的产生原理框图方 法 的 特 点 是 转 换 速 度 快 ,波 形 好 ,频 率 稳 定 度 高 ,但 由 于 对 两 个 独 立 的 振 荡 器进 行 键 控 ,得 到 的 波 形 相 位 会 失 去 连 续 性 ,因 此 通 常 只 采 用 一 个 振 荡 器 ,它 产 生 基准 振 荡 频 率 ,送 入 可 控 数 字 分 频 器 进 行 分 频 ,分 频 频 率 由 输 入 数 字 信 号 决 定 。 当 信号

33、 为 “1”时 ,分 频 比 为 N1 ,当 信 号 为 “0”时 ,分 频 比 为 N2 。 这 样 就 可 以 产 生 两种 不 同 的 分 频 脉 冲 输 出 ,再 经 过 整 形 就 得 到 精 确 的 FSK 音 频 正 弦 信 号 8。 本 次 设计 采 用 的 是 后 一 种 方 法 。2 解调原理：实 现 数 字 调 频 信 号 的 解 调 方 法 有 鉴 频 法 、 过 零 检 测 法 、 差 分 检 波 法 ,在 本 次实 现 中 采 用 差 分 检 波 法 (属 于 相 干 解 调 法 ) 。 差 分 检 波 器 原 理 框 图 如 图 2-5 所 示 :带通滤波器 相乘

34、低通滤波器输出输入图 2-5 差分检波器原理图差 分 检 波 法 基 于 输 入 信 号 与 其 延 迟 的 信 号 相 比 较 ,信 道 上 的 延 迟 失 真 将 同 时影 响 相 邻 信 号 ,故 不 影 响 最 终 的 鉴 频 效 果 ,其 实 现 受 条 件 cos(Wc )= 0的 限 制 。 为实 现 软 件 仿 真 FSK调 制 与 解 调 ,用 数 据 文 件 模 拟 要 被 调 制 的 数 字 基 带 脉 冲 输 入 信 号 :数码 1代 表 频 率 f1 = 2100Hz,数 码 0代 表 频 率 f0 =1300Hz;码 率 Fb = 1200bps ;采 样周 期 为

35、 9600Hz ,采 用 96 点 正 弦 波 调 制 ,得 到 输 出 信 号 X( n) =Asin ( ( t) ) ,输 入 数 据 文 件 为 每 个 脉 冲 6 个 采 样 点 ;在 FSK信 号 接 收 端 解 调 该 调 制 信 号 ,取 延 迟第 8 页样 点 k=4， 得 到 输 出 信 号 v(n)= s(n)s( n - k),经 低 通 滤 波 器 滤 除 高 频 成 分 ,即 恢复 FSK 解 调 信 号 9。2.3.2 硬件选择该 调 制 解 调 器 硬 件 以 C54x DSP 芯 片 为 核 心 ， 包 括 FPGA/CPLD、 可 编 程 开 关 电容 滤

36、波 器 、 A/D 变 换 器 、 D/A 变 换 器 、 编 解 码 器 、 RS-232 异 步 通 信 接 口 电 路 及 时钟 电 路 等 。 外 围 电 路 包 含 ： 程 序 存 储 器 ， 采 用 的 是 TMS27C512 芯 片 ； 电 平 转 换 电路 ， 采 用 74AC16245 芯 片 ， 实 现 DSP 芯 片 外 部 接 口 逻 辑 电 平 (3.3 V)和 其 他 器 件的 接 口 逻 辑 电 平 (5 V)的 转 换 ； 电 源 电 路 ， 采 用 TPS7333 和 TPS7301 芯 片 ， 分 别实 现 5 V 3.3 V 和 5 V 1.8 V 的 D

37、C-DC 转 换 ， 产 生 的 1.8 V 和 3.3 V 电 源 分 别给 DSP 芯 片 的 内 核 和 外 部 接 口 供 电 ； 复 位 电 路 采 用 MAXIM 公 司 的 MAX706ESA 芯 片 ，用 于 整 个 系 统 的 复 位 10。第 3 章 基于 C54x DSP 的通用基带调制解调器硬件设计第 9 页3.1 C54xDSP 应用系统的硬件设计虽 然 DSP 有 强 大 的 数 据 处 理 功 能 ， 但 单 独 一 个 DSP 芯 片 是 无 法 使 用 的 ， 它 必须 和 其 他 相 应 的 外 围 器 件 一 起 才 能 构 成 一 个 完 整 的 系 统

38、 。 一 个 DSP 硬 件 系 统 包 括电 源 电 路 ， 复 位 电 路 ， 电 平 匹 配 电 路 ， 信 号 输 入 与 输 出 电 路 等 。3.1.1 C54xDSP 芯片的电源设计电 源 的 考 虑（ 1） DSP 一 般 有 五 类 电 源 引 脚 ： 即 CPU 核 电 源 引 脚 ， I/O 电 源 引 脚 ， PLL 电 源引 脚 ， 模 拟 电 路 电 源 引 脚 （ 必 须 与 数 字 电 源 分 开 ） ， FLASH 编 程 电 源 引脚 ；（ 2） 每 个 电 源 与 地 引 脚 都 必 须 接 ， 不 能 悬 空 不 接 ；（ 3） 每 个 芯 片 的 电

39、源 需 加 旁 路 电 容 0.01-0.1uF(瓷 片 )；（ 4） 电 源 功 率 大 小 ；（ 5） 电 源 上 电 次 序 ， 推 荐 首 先 给 CPU 核 充 电 ， 其 次 给 I/O 充 电 ， 再 给 模 拟 部分 供 电 ， 然 后 才 能 加 外 部 输 入 信 号 ；建 议 使 用 TI 公 司 的 电 源 方 案 ： C5000-TPS767D318,TPS767D301。 C54xDSP 系 列 芯 片 大 部 分 采 用 低 电 压 设 计 ， 这样 可 以 大 大 节 约 系 统 的 功 耗 ， 该 系 列 芯 片 电 源 分 为 两 种 ， 即 内 核 电 源

40、 与 I/O电 源 ， 其 中 I/O 电 源 一 般 采 用 3.3V 设 计 ， 而 内 核 电 源 采 用 3.3V,2.5V 或 更 低的 1.8V 电 源 。 降 低 内 核 电 源 的 主 要 目 的 是 为 了 降 低 功 耗 11。3.1.2 时 钟 的 考 虑（ 1） 系 统 能 否 正 确 ， 可 靠 的 工 作 ， 时 钟 是 关 键 。（ 2） TI DSP 有 以 下 几 种 时 钟 配 置 方 案 ： 内 部 震 荡 器 ； 外 部 震 荡 器 ； 片 内 集 成 有PLL,对 输 入 时 钟 进 行 倍 频 和 分 频 。（ 3） 选 择 时 钟 芯 片 ： 同

41、步 要 求 ； 单 一 晶 体 ， 多 时 钟 输 出 ； 成 本 低 。（ 4） 布 线 要 求 尽 量 近 ， 注 意 滤 波 电 路 。3.1.3 3V 和 5V 混 合 逻 辑 设 计第 10 页采 用 5V 和 3.3V 供 电 的 芯 片 所 在 的 同 一 电 路 系 统 中 存 在 混 合 逻 辑 设 计 问 题 。（ 1） 5VTTL 器 件 驱 动 3.3VTTL 器 件 由 5VTTL,3.3VTTL 的 电 平 转 换 标 准 是 一 样的 ， 因 此 ， 如 果 3.3V 器 件 能 够 承 受 5V 电 压 ， 直 接 连 接 从 电 平 上 来 说 是 完全 可

42、以 的 。（ 2） 3.3VTTL 器 件 （ LVC） 驱 动 5VTTL 器 件 ， 由 于 两 者 的 电 平 转 换 标 准 是 一 样的 ， 因 此 不 需 要 额 外 的 器 件 就 可 以 将 两 者 直 接 相 连 。3.2 基于 C54xDSP 调制解调器硬件系统的设计调 制 解 调 器 硬 件 以 C54x DSP 芯 片 为 核 心 ， 包 括 FPGA/CPLD、 可 编 程 开 关电 容 滤 波 器 、 A/D 变 换 器 、 D/A 变 换 器 、 编 解 码 器 、 RS-232 异 步 通 信 接 口 电 路 及时 钟 电 路 等 ， 如 图 3-1 所 示 。

43、A/DD/ADSPFPGA/CLD RS-23发 送 功 能 和 接 收 功 能 设 计 ：发送功能框图如图 3-2 所示：图 3-1 硬 件 设 计 框 图第 11 页RS-23(IQ)D/A图 3-2 发送功能框图接收功能框图如图 3-3 所示：A/D RS-23图 3-3 接受功能框图载波同步模块如图 3-4 下所示： RQ/ 24RI VCO-/ 4 图 3-4 载波同步模块图第 12 页3.3 QPSK 调制解调器的设计与实现基于 C54X DSP 的实用无线基带 QPSK 调制解调器的具体实现(1) 硬件设计系统由三大部分组成。第一部分是 DSP 主系统部分。实现对信号的调制解调及

44、编码等。它由 DSP 芯片及外围电路组成。DSP 芯片采用的 TMS320VC5402 ,外围电路包含程序存储器,采用SST39VF800 ,用于固化程序代码。数据存储器采用 IDT71V016 , 用来扩展内部 RAM。电平转换芯片,采用 74LVC4245 ,实现 DSP 芯片外部接口逻辑电平(3. 3V) 和其他芯片的接口逻辑电平(5V) 的转换。电源模块采用 TPS767D318 ,用来产生供 DSP 的 I/ O 和内核的 3. 3V 和 1. 8V 电源 12。第二部分是 FPGA 模块,主要用来实现上、下变频及成形滤波和抗混叠滤波等,本部分采用 ALTERA 公司的 EPF10K

45、30 等组成。第三部分是 A/ D、D/ A 转换部分。A/ D 转换芯片采用 TLC2543 ,基带模拟信号经TLC2543 转换成数字信号后经串口进入 DSP ,进行编码、调制等处理后送入中频。D/ A 转换芯片采用 TLC5618 ,从中频接收来的数字信号,经过解调、译码处理后从串口输出,通过 TLC5618 转换成基带模拟信号。限于篇幅,笔者只给出本方案中 FPGA 与 DSP 的 HPI 口相连的原理图(如图 3-5 所示) 及详细操作过程。图 3-5 FPGA 与 DSP 的 HPI 口相连的原理图如图 3-5 所示,FPGA 与 DSP 通过 HPI 口的 8 根数据线 HD 交

46、换数据,由于 5402 的第 13 页数据线宽度是 16 位,因此,FPGA 与 DSP 之间的数据传输必须包含两个连续的字节。HBIL 引脚信号用来确定传输的是第一个还是第二个字节。HCNTL0 和 HCNTL1 用来控制哪个 HPI 寄存器被访问,并且表示对寄存器进行哪种访问。这两个输入与 HBIL 一起由 FPGA 驱动。使用 HCNTL0/ 1 ,主机可以指定对三个HPI 寄存器的访问:HPI 控制寄存器(HPIC) 、HPI 地址寄存器(HPIA) 或 HPI 数据寄存器(HIPD) 。HPIA 寄存器可以使用自动增寻址方式访问,在自动增模式下,一次数据读操作会使 HPIA 在数据读

47、操作后增加 1 ,而一个数据写操作会使 HPIA 操作前预先增加 1。通过写 HIPC , FPGA 可以中断 5402 ,并且 HINT 输出可以被 5402 用来中断FPGA ,FPGA 通过写 HPIC 来应答中断并清除 HINT 。HRDY 引脚允许为准备输入的 FPGA 插入等待状态,这样可以调整 FPGA 对 5402 的访问速度。FPGA 上电复位完毕后, HPIENA 脚被拉高,使 DSP 的 HPI 口可用。当 DSP 初始化完毕,可以接收 FPGA 发送的数据时,HRDY 脚输出高电平,同时 HINT 输出中断信号,通知 FPGA 可以开始传输数据。FPGA 检测到 HIN

48、T 拉低后,向 DSP 的 HCNTL1、HCNTL0 写入 01 ,表示访问 HPIA 寄存器,此时应注意写到 HPIA 寄存器的堵住应该期望存放地址减 1 ,这是由于在自动增址模式下,一个数据写操作会使 HPIA 操作前预先增加 1。HPIA 寄存器初始化完毕之后,就可以向 HPID 寄存器写数据,HPIA 的自动增址特性可以有效的实现 FPGA 对 HPI 存储器的连续访问。在对 HPID 的连续写操作过程中,要注意合理的控制 HBIL 脚的输出来通知 DSP 当前传输的是第一个字节还的第二个,如果字节的传输顺序被破坏,则数据可能会丢失,从而产生不可预测的结果 13。当所有的数据都传输完毕之后,FPGA 向 HPIC 的 HINT 位写 1 来清除中断,HINT 引脚变为高电平,同时 FPGA 通过向 DSPINT 位写 1 来中断 DSP。DSP 检测到中断后,把 FPGA 写入 HPI 存储区的数据转存到其他地址供后续程序处理,并重新向 FPGA 产生HINT 中断信号,从而周而复始的接收 FPGA 传输过来的数据。如图 3-6 所示为 FPGA产生的各信号的时序波形。图 3-6 FPGA 与 DSP 写数据的时序第 14 页3.4