1、西北工业大学本科毕业设计开题报告专业：微电子学 班级：RJ020902姓名 孙国栋 学号 2009303597 指导教师 魏廷存报 告 题 目 高性能低噪声运算放大器设计题目来源（划） 科研 生产 实验室 其 他论文类型（划） 工程设计类 实验研究类 软件开发类 其 他 报 告 日 期 2013 年 3 月 8 日 报告地点西工大高科工程园 6 号楼 1091、课题背景正电子发射断层（Positron Emission Tomography，简称为 PET）成像1, 2是一种无创的能够再现体内生物分布的分子成像技术。它代表了现代生物医学成像的最尖端技术，在全身肿瘤和心脏等疾病的早期诊断和治疗方
2、面有巨大的临床应用价值。PET 成像中辐射探测器的前端电子系统的性能将直接影响 PET 最终获得图像的质量。这是因为前端信号读出处理电路直接处理来自探测器模块的微弱电信号，要检测这样的信号需要低噪声的前端读出电路。因此，研究低噪声前端微弱信号读出电路对提升整个 PET 系统的性能非常必要。随着 CMOS 工艺的不断发展，器件尺寸不断减小，电源电压不断降低，集成电路体现出低电压、高集成度的特点。但是，MOS 晶体管自身存在很大的噪声，并且 MOS 器件的闪烁噪声随着栅极长度的减小会大大增加，因此，在很多应用领域降低噪声成为衡量运放性能的主要指标之一。文献3主要介绍了在医学神经领域测量微弱神经信号
3、的放大器设计，在神经信号测量中，电极的刺激会使输出产生较大的失调电压（Offset Voltage） ，所以 CMRR 指标在该系统中非常重要，表征了对输入共模噪声的抑制能力。文中的设计采用了三级结构，分别为 Gm-C 前置放大级、带通滤波器（BPF）和电平转换级。Gm-C 结构补偿比密勒补偿更加稳定； BPF 可以过滤目标信号之外的噪声信号，达到低噪的要求；为了驱动后级电路，最后一级采用源跟随器实现，提高电压摆幅。文献4提出了一种用于皮质神经假体的低噪声、低功耗放大器设计。共有三级组成，低噪声可变增益放大器作为第一级，低跨导高通滤波器为第二级，低通 Gm-C 放大器作为最后一级。文章提出了低
4、噪声放大器的一些必须满足的指标：可变增益在 500 倍左右；极低的功耗；带宽大于 1kHz；要减小输入偏压（由于放大器输入端的电极接入的阻抗不平衡导致，通常在 mV 级） 。生物医疗用的低噪声放大器设计通常有 2 种方法：Pure Analog 与 Dynamic Switching。前者主要由三级运放构成，功耗在 mW 级，并且需要滤波器件。Dynamic Switching 设计分为Chopping 和 Autozeroing 两种。文献3-6 是以神经医学领域为应用背景展开研究，生物体内神经信号的探测与接收必须依赖高性能的低噪声放大器来完成，因此当前神经医学领域的发展对于低噪声、低功耗、
5、高性能前端放大器的需求十分迫切。而在此领域的低噪声放大器设计也最具挑战性。文献7提出了用双极晶体管代替 MOS 管来做输入级，以降低 l/f 噪声。对于给定的面积，双极晶体管的 l/f 噪声远小于 MOS 管，并且其 l/f 转角频率典型值为 100Hz，甚至更低。直接将双极晶体管应用于 CMOS 工艺下，要增加好多步骤，增加了工艺的复杂性。于是文中采用了称之为 Lateral Bipolar 的双极晶体管，可以集成在现在的标准 CMOS 工艺下。文献8应用 Dynamic Threshold MOS(DTMOS)来实现较低的阈值电压。 DTMOS 还有低噪声、高跨导和高截止频率等几个优点。然
6、而，DTMOS 低的小信号输出阻抗限制了其应用。文献9的设计将输入管偏置在亚阈值区，得到较好的噪声特性。其主要的问题在于电流的失配和失调电压的失配，同时，在亚阈值区，随着电路尺寸的减小，衬底偏置效应也会影响噪声的性能。文中分析了衬偏效应对等效输入噪声的影响，并利用 Current Driving Bulk 技术实现衬底的反向偏置。在所研究的文献中，大部分的设计采用的主电路结构为共源共栅电路和输出级电路的两级级联，在生物医学领域的应用中也会在中间加入一级带通滤波器。两级运放具有比较好的稳定性，第一级电路提供较高的增益，第二级电路提供较大的输出摆幅以驱动系统后级电路。而低噪声的实现技术主要集中在输
7、入管的优化或者是输入级部分电路的重新设计，例如将输入管替换成双极晶体管或者 JFET、使用 DTMOS 做输入管和将输入管偏置在亚阈值区等。同时，合理设计各晶体管的尺寸和确定偏置电流也是降低噪声的主要方法。二、 方案介绍(一) 本设计的主要研究思路PET 前端读出电子微系统如图 1 所示。DSPL N A- VA D C图 1 PET 前端读出电路结构图本设计主要研究应用于 PET 前端读出电路的低噪声运算放大器（LNA） 。首先需要研究噪声的原理以及模拟电路中的噪声来源与构成，研究当前低噪声技术。低噪声是本设计的核心内容，也是贯穿设计始终的考虑因素。可以将降低噪声在以下几个环节中实现：输入电
8、压源对电路输入噪声的影响；设计低噪声的电路结构；优化设计晶体管尺寸；低噪声版图设计。其次，深入研究运算放大器的设计方法学。掌握运放的基本结构，主要性能指标及制约关系，因为噪声和功耗、带宽等参数往往是矛盾的。最后，学习 Cadence 软件并进行仿真验证。 Cadence 在模拟电路设计中有重要作用。完成电路具体设计后，需要进行功能仿真和版图设计验证等工作，以进一步优化电路设计。(二) 本设计的主要研究内容1. 研究现状及发展趋势了解当前国内外低噪声放大器的研究现状，结合 PET 系统对低噪声放大器的需求，研究当前所能达到的主要技术指标。2. 模拟电路噪声理论研究噪声的基本原理与特性，理解 CM
9、OS 晶体管的噪声来源及表达。分析 CMOS 基本电路结构和单级放大器的噪声特性，得到运算放大器的噪声性能与其它性能参数的制约关系，在各个指标之间折中考虑。3. CMOS 电路基本结构进一步深入研究 CMOS 放大器的基本结构和工作原理以及各方面的性能特点。总结适用于低噪声应用的结构。4. 运算放大器的设计对于课题所要求的各性能指标，折中考虑，选择可以达到最重要的指标参数要求的基本结构，然后根据其它性能指标和电路设计原理知识对电路进行进一步的优化设计，完成主电路结构的设计。研究补偿电路、偏置电路和共模反馈电路，完成运算放大器的整体电路设计。根据性能指标的要求，优化噪声，确定各个晶体管的尺寸。5
10、. 运算放大器的仿真验证对所设计的放大器电路在 Cadence 下仿真电路的性能参数，调整晶体管尺寸，使仿真结果达到所给的指标要求，噪声最优。6. 进行版图设计，绘制版图并进行后仿真，验证低噪声放大器结构的正确性。指导教师意见：签名：年 月 日开题评议小组成员： 开题评议小组意见：（包括对论文的选题、难度、进度、工作量、论文形式意见）：1. 论文选题: 有理论意义； 有实用价值； 有理论意义与实用价值； 意义不大。2. 论 文 的难度: 偏高； 适当； 偏低。3. 论文的工作量: 偏大； 适当； 偏小。4. 进度: 可行； 不可行；5. 学生开题报告中反映出的综合能力和表达能力: 好； 较好；
11、一般； 较差。6. 论文形式意见： 可行； 不可行；7. 对论文选题报告的总体评价: 好； 较好； 一般； 较差。（在相应的方块内作记号“” ）组长签名： 评议结论 是否同意论文选题报告： 同意； 需重作（在相应的方块内作记号“” ）评议小组组长签名： 年 月 日学院意见 年 月 日1 Salvador S,etc. Design of a high performances small animal pet system with axial oriented crystals and doi capability J. Nuclear Science, vol. 56: P17-23, 2
12、009.2 Reivich M, Larry R S,etc. Positron Emission Tomography (PET) M. Encyclopedia of Neuroscience, Oxford: Academic Press, P771-782, 2009.3 Wang C C, Huang C C, Liou J S,etc. A 140-dB CMRR Low-noise Instrumentation Amplifier for Neural Signal Sensing C. Asia Pacific Conference on Circuits and Syste
13、ms (APCCAS), P696-699, 2006.4 Chan C H, Wills J, LaCoss J,etc. A Micro-Power Low-Noise Auto-Zeroing CMOS Amplier for Cortical Neural ProsthesesC. Biomedical Circuits and Systems Conference (BioCAS), P214-217, 2006.5 Bronskowski C, Schroeder D,etc. An Ultra Low-Noise CMOS Operational Amplifier with P
14、rogrammable Noise-Power Trade-OffC. Solid-State Circuits Conference, (ESSCIRC), P368-371, 2006.6 Saberhosseini1 S, Zabihian1 A, Sodagar A,etc. Low-Noise OTA for Neural Amplifying ApplicationsC. International Caribbean Conference of Devices, Circuits and Systems (ICCDCS), P1-4, 2012.7 Holman W T, Con
15、nelly J A,etc. A Compact Low Noise Operational Amplifier for a 1.2 um Digital CMOS Technology J. Journal of Solid-state Circuit, 30(6), P710-714, 1995.8 Li Z Y, Yu M Y, Ma J G,etc. A Novel Input Stage Based on DTMOS for Low-Voltage Low-Noise Operational AmplifierC. Asia Pacific Conference on Circuits and Systems (APCCAS), P1591-1594, 2006.9 Li Z Y, Ma J G, Yu M Y,etc. Low Noise Operational Amplifier Design with Current Driving Bulk in 0.25um CMOS TechnologyC. International Conference On ASIC (ASICON), vol.2, P630 634, 2005.10 魏廷存，陈莹梅，胡正飞.模拟 CMOS 集成电路设计 ，北京：清华大学出版社，2010.
