1、课 程 设 计 报 告课程名称 数字逻辑课程设计 课 题 D 触发器的设计 专 业 计算机科学与技术 班 级 计算机 1001 学 号 202003010127 姓 名 曾赛文 指导教师 刘洞波 陈华光 陈多 2011 年 12 月 08 日湖南工程学院数字逻辑课程设计报告课程设计任务书课程名称 数字逻辑课程设计 课 题 D 触发器的设计 专业班级 计算机 1001 学生姓名 曾赛文 学 号 201003010127 指导老师 刘洞波 陈华光 陈多 审 批 刘洞波 任务书下达日期： 2011 年 12 月 08 日任 务 完 成 日 期 ： 2011 年 12 月 17 日湖南工程学院数字逻辑
2、课程设计报告目录一、设计内容与设计要求 - 1 -1设计内容： - 1 -2设计要求： - 2 -二、进度安排 - 4 -附带说明： - 4 -详细设计 - 5 -源代码： .- 11 -参考书目： .- 12 -湖南工程学院数字逻辑课程设计报告- 1 -一、设计内容与设计要求1设计内容：本课程是一门专业实践课程，学生必修的课程。其目的和作用是使学生能将已学过的数字电子系统设计、VHDL 程序设计等知识综合运用于电子系统的设计中，掌握运用 VHDL 或者 Verilog HDL 设计电子系统的流程和方法，采用 Quartus II 等工具独立应该完成 1 个设计题目的设计、仿真与测试。加强和培
3、养学生对电子系统的设计能力,培养学生理论联系实际的设计思想，训练学生综合运用数字逻辑课程的理论知识的能力，训练学生应用 Quartus II 进行实际数字系统设计与验证工作的能力，同时训练学生进行芯片编程和硬件试验的能力。题目一 4 线-16 线译码器电路设计；题目二 16 选 1 选择器电路设计；题目三 4 位输入数据的一般数值比较器电路设计题目四 10 线-4 线优先编码器的设计题目五 8 位全加器的设计题目六 RS 触发器的设计；题目七 JK 触发器的设计；题目八 D 触发器的设计；题目九 十进制同步计数器的设计；题目十 T 触发器的设计；每位同学根据自己学号除以 10 所得的余数加一，
4、选择相应题号的课题。湖南工程学院数字逻辑课程设计报告- 2 -2设计要求： 课程设计报告规范课程设计报告应包含如下几个部分1) 功能描述说明设计器件的功能，包括真值表（菜单） ，函数表达式，逻辑电路图2) 详细设计按照 VHDL 语言开发流程写出整个开发的详细过程，可以根据如下步骤适当导出程序，程序界面截图到课程设计报告对应模块。3) 调试分析以及设计体会a.仿真或程序下载调试（附界面截图） 。b.设计过程中遇到的问题以及解决问题的方法。c.课程设计过程经验教训、心得体会。4) 书写格式见附带说明。5) 附录a.参考书目b.源程序清单（带注释） 考核方式指导老师负责验收程序的运行结果，并结合学
5、生的工作态度、实际动手能力、创新精神和设计报告等进行综合考评，并按优秀、良好、中等、及格和不及格五个等级给出每位同学的课程设计成绩。具体考核标准包含以下几个部分：1) 平时出勤 （占 10%）2) 系统需求分析、功能设计、数据结构设计及程序总体结构合理与否（占10%）3) 程序能否完整、准确地运行，个人能否独立、熟练地调试程序（占 40%）4) 设计报告（占 30%）5) 注意：不得抄袭他人的报告（或给他人抄袭） ，一旦发现，成绩为零分。湖南工程学院数字逻辑课程设计报告- 3 -6) 独立完成情况（占 10%） 。 课程设计验收要求1) 运行所设计的系统。2) 回答有关问题。3) 提交课程设计
6、报告纸质稿。4) 提交源程序或设计报告文档电子稿。5) 依内容的创新程度，完善程序情况及对程序讲解情况打分。湖南工程学院数字逻辑课程设计报告- 4 -二、进度安排上机时间：十五周周五 14:00-18:00十六周周二 14:00-18:00十六周周五 08:00-14:00附带说明：课程设计报告装订顺序：封面、任务书、目录、正文、评分、附件（程序清单） 。 正文的格式:一级标题用 3 号黑体,二级标题用四号宋体加粗 ,正文用小四号宋体; 行距为22。正文的内容:一、课题的主要功能；二、详细设计；三、程序调试；四、总结；五、附件（所有程序的原代码，要求对程序写出必要的注释） 。正文总字数要求在
7、5000 字以上（不含程序原代码） 。湖南工程学院数字逻辑课程设计报告- 5 -详细设计1) 功能描述D 触发器是一种时钟触发器，他只有一个激励输入端 D。D 触发器的逻辑功能和状态表见下表。D 触发器的状态方程：Qn+1=DD 触发器的激励表见下表：Qn Qn+1 D0 00 11 01 10101D 触发器的逻辑电路图D Qn+10101湖南工程学院数字逻辑课程设计报告- 6 -2) 详细设计打开 quartus 软件新建一个项目，但是这个过程要注意工程名要和项目一样，不然就会导致软件找不到文件而出错。见下图：新建一个 vhdl 程序编辑文件筐，如：湖南工程学院数字逻辑课程设计报告- 7
8、-然后写入你要编写的 vhdl 程序。程序写好以后保存一下，然后就要编译看是否有错误。 （警告可以运行程序）程序编译好以后，我们就要制作一个网表编译框，然后我们要编辑结束时间，做完以后，我们就要插入一个节点，把项目改成所有，然后点一下 list，把左边边框里的项目全部拉到右边边框，然后输入波形图，然后编译波形图，见下图：湖南工程学院数字逻辑课程设计报告- 8 -编译好波形图以后，我们就可以观察波形的输出结果了，看是否符合理想的结果。见下图：符合理想结果以后，我们就要下载程序到芯片上。具体操作：点 Tools/programmer 就会湖南工程学院数字逻辑课程设计报告- 9 -出来一个文件编译框
9、，然后把那个全选那个选择框全选，如：然后再添加硬件，见下图：添加好硬件好以后，我们就可以把程序下载到硬件上（注意：我们应该先连接电脑和仪器数据线，然后再插上电源）见下图：点上面图中的那个 start 按键，就可以把程序下载到芯片上。做好以后，我们就可以在仪器上通过开关来控制输入，观察输出，如果结果和我们预想的一致，我们的实验就成功了。实验成功以后，我们就可以写实验报告了。3) 调试分析以及设计体会a.仿真或程序下载调试（附界面截图） 。 （见详细设计）b.设计过程中遇到的问题以及解决问题的方法。湖南工程学院数字逻辑课程设计报告- 10 -第一个错误就是工程名和项目名不一样，导致的错误就是每次调
10、试程序都会出现 3 个错误。后经过老师的指导，才使我改正错误。这个老师上课的时候特别强调的，但是一旦自己动手做就又把老师的话，丢在脑后了。因为我们没有学习 vhdl 这门课程，导致我们不会自己编写程序，所以我们就只能自己在网上找程序，但是网上的程序质量有很大的差别。有很多的错误，并且问题是我们自己还不知道怎么去把错误改正。经过老师指导，我才把程序改正。但是还是不理解那个语法。就是对这个程序的不熟悉，老是弄错了顺序，导致程序错误。c.课程设计过程经验教训、心得体会。通过这次的课程设计，让我对神奇的计算机世界有了一定的理解。通过这样，那样接一下线，就可以制作一个加法器，再换一种接法就又把加法器变成
11、了减法器。实在是太神奇了。但是在这个课程设计的过程中，我也遇到了很多的问题。 因为这是我们第一次使用这个软件，而且我们还没有学习与之有关的 vhdl 程序语言。这更加增加了我们课程设计的困难。 再有一个很重要的问题就是上课一定要认真听讲，不要有在大学读书，考试 60 万岁，61 分多一分。我就是上课没有认真听老师的那个工程名和项目名一样，从而导致我在这里耽误好多的时间。 就是在编译程序过程中，因为我们没有学习这个软件的程序语言，所以我们就不可能知道怎么来编写程序，所以我们就只能在网上找程序，但是网上的程序有很多的语法问题，这可把我们弄苦了，我们又不能自己来修改程序，只能等老师来告诉我们了。要是
12、平时我们自己多看一点书多好啊。 还有就是老是程序操作的顺序弄错了，从而导致程序错误。这个就只能通过多操作来熟悉程序了。虽然这次课程设计暴露了我的很多问题，但是我还是收获巨大，因为解决问题就是一个很大的进步。人就是在不断地错误然后改正的过程中进步的。还有很重要的一个就是上课认真听讲，注意老师强调的重点，特别是老师重复强调的，不然就会因为这一个不起眼的一个小细节，而耽误你很多的宝贵的时间。湖南工程学院数字逻辑课程设计报告- 11 -带同步复位的 D 触发器源代码：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned
13、.all;entity trigger_d isport(clk,d,sreset:in std_logic; -同步复位端 sresetq,qf:out std_logic);end entity;architecture art of trigger_d isbeginprocess(clk,d,sreset)beginif clkevent and clk=1 thenif sreset=1 then q=0;qf=1;else q=d;qf=not(d);湖南工程学院数字逻辑课程设计报告- 12 -end if;end if;end process;end architecture a
14、rt;参考书目：1 EDA 技术与VHDL 程序开发基础教程雷伏容,李俊,尹霞 清华大学出版社 978-7-302-22416-7 2010 TP312VH/362 VHDL 电路设计技术王道宪贺名臣 刘伟 国防工业出版社 7-118-03352-9 2004 TN702/623 VHDL 实用技术 潘松,王国栋 7-81065 7-81065-290-7 2000 TP312VH/14 VHDL 语言 100 例详解北京理工大学ASIC研究所 7-900625 7-900625-02-X 1999 TP312VH/35 VHDL 编程与仿真 王毅平等 人民邮电出版社 7-115-08641-9 2000 73.9621/W38V6 VHDL 程序设计教程邢建平 曾繁泰 清华大学出版社 7-302-11652-0 2005 TP312VH/27/37 VHDL 电路设计 雷伏容 清华大学出版社 7-302-14226-2 2006 TN702/185湖南工程学院数字逻辑课程设计报告- 13 -湖南工程学院数字逻辑课程设计报告14计算机与通信学院课程设计评分表课题名称： 数字逻辑 项 目 评 价设计方案的合理性与创造性设计与调试结果设计说明书的质量答辩陈述与回答问题情况课程设计周表现情况综合成绩教师签名： 日 期：
