1、第一章：概述 若二进制数为 010111.101，则该数的十进制表示为（ B ） 。A：23.5 B：23.625C：23.75 D：23.5125 若无符号二进制数为 11000110，则该数的十进制表示为（ A ） 。A：198 B：70C：126 D：49 十进制数 81 的 8421BCD 码为（ A ） 。A：81H B：51HC：18H D：15H 11000110 为二进制原码，该数的真值为（ B ） 。A： -70 B： +70C： -198 D： +198 11000110 为二进制补码，该数的真值为（ D ） 。A： +198 B： -198C： +58 D： -58 01
2、000110 为二进制补码, 该数的真值为（ A ） 。A： +70 B： -70C： +58 D： -58 字符 A 的 ASCII 码为 41H，字符 a 的 ASCII 码为（ C ） 。A：41H B：42HC：61H D：62H 字符 A 的 ASCII 码为 41H，字符 B 的 ASCII 码为（ B ） 。A：41H B：42HC：61H D：62H 字符 9 的 ASCII 码为（ C ） 。A：09H B：9C：39H D：99H 8 位二进制数的原码表值范围为（ C ） 。A：0 255 B：-128 +127C：-127 +127 D：-128 +128 8 位二进制数
3、的反码表值范围为（ C ） 。A：0 255 B：-128 +127C：-127 +127 D：-128 +128 8 位二进制数的补码表值范围为（ B ） 。A：0 255 B：-128 +127C：-127 +127 D：-128 +128 8 位二进制数的无符号数表值范围为（ A ） 。A：0 255 B：-128 +127C：-127 +127 D：-128 +128 n+1 位符号数 X 的原码表值范围为（ A ） 。A：-2 n X 2 n B：-2 n X 2 n C：-2 n X 2 n D：-2 n X 2 n n+1 位符号数 X 的补码表值范围为（ C ） 。A：-2 n
4、 X 2 n B：-2 n X 2 n C：-2 n X 2 n D：-2 n X 2 n 电子计算机处理信息用二进制表示的原因是（ C ） 。A：节约电子元件 B：运算速度更快C：电子器件的性能 D：处理信息更方便 PC 微机应用最广泛的领域是（ B ） 。A：科学与工程运算 B：数据处理与办公自动化C：辅导设计与制造 D：信息采集与自动控制 电子计算机遵循“存储程序” 的概念，最早提出它的是（ B ） 。A：巴贝奇 B：冯诺伊曼C：帕斯卡 D：贝尔 决定计算机主要性能的是（ A ） 。A：中央处理器 B：整机功耗C：存储容量 D：整机价格 冯诺依曼计算机的基本特点是（ B ） 。A：多指令
5、流单数据流 B：按地址访问并顺序执行指令C：堆栈操作 D：存储器按内容选择地址 程序计数器 PC 的作用是（ A ） 。A：保存将要执行的下一条指令的地址 B：保存 CPU 要访问的内存单元地址C：保存运算器运算结果内容 D：保存正在执行的一条指令 完整的计算机系统应包括（ D ） 。A：运算器、控制器、存储器 B：主机和应用程序C：主机和外部设备 D：硬件设备和软件系统 下面关于 CPU 的叙述中，不正确的是（ C ） 。A：CPU 中包含了多个寄存器，用来临时存放数据 B：CPU 担负着运行系统软件和应用软件的任务C：所有 CPU 都有相同的机器指令D：CPU 可以由多个微处理器组成 存放
6、待执行指令所在地址的是（ B ） 。A：指令寄存器 B：程序计数器C：数据寄存器 D：地址寄存器 计算机的软件系由（ B ）组成。A：操作系统和文件管理软件 B：系统软件和应用软件C：操作系统和应用软件 D：操作系统和系统软件 计算机中运算器的主要功能是（ B ） 。A：算术运算 B：算术和逻辑运算C：逻辑运算 D：定点和浮点运算 计算机能自动地连续进行数据处理，主要原因是（ D ） 。A：采用了开关电路 B：采用了半导体器件C：采用了二进制 D：采用了存储指令、控制指令运行的方法 下面关于微处理器的叙述中，不正确的是（ B ） 。A：微处理器通常由单片集成电路制成 B：微处理器具有运算和控制
7、功能，但无存储功能C：Pentium 是 PC 机中应用最广泛的微处理器 D：Intel 公司是研制和生产微处理器的知名公司 20 年来微处理器发展迅速，下面最准确的叙述是（ D ） 。A：微处理器的集成度越高则功能越强 B：微处理器的主频越高则速度越快C：微处理器的操作越来越简单方便 D：微处理器的性价比越来越高 计算机中数据总线驱动电路使用的基本逻辑单元是（ B ） 。A：非门 B：三态门C：触发器 D：译码器 运算器执行两个补码表示的整数加法时，产生溢出的正确叙述为（ D ） 。A：最高位有进位则产生溢出 B：相加结果的符号位为 0 则产生溢出C：相加结果的符号位为 1 则产生溢出D：相
8、加结果的符号位与两同号加数的符号位相反则产生溢出 计算机使用总线结构的优点是（ C ） 。A：减少信息传送的数量 B：提高信息传送速度C：减少信息传送线的数量 D：以上都是优点 计算机使用总线结构的缺点是（ C ） 。A：信息传送的速度减慢 B：数据、地址、控制信息不能同时出现C：两个同类信息不能同时出现 D：数据、地址信息不能同时出现 计算机硬件逻辑主要由 CPU、内存、外存、I/O 设备和（ B ）组成。A：运算器 B：三总线C：显示器 D：键盘 MIPS 用来描述计算机的运算速度，含义是（ C ） 。A：每秒处理百万个字符 B：每分钟处理百万个字符C：每秒执行百万条指令 D：每分钟执行百
9、万条指令第二章：微处理器与体系结构 8086CPU 复位后, 下列寄存器的值为（ C ） 。A：CS = 0000H、IP = 0000H B：CS = 0000H 、IP = FFFFH C：CS = FFFFH、IP = 0000H D：CS = FFFFH 、IP = FFFFH 8086CPU 复位后, 下列寄存器的值为（ C ） 。A：CS： IP = 0000H：0000H B：CS：IP = 0000H：FFFFHC：CS：IP = FFFFH：0000H D：CS：IP = FFFFH ：FFFFH 当 RESET 信号为高电平时，寄存器初值为 FFFFH 的是（ A ） 。A
10、：CS B：ES C：IP D：BP 地址锁存发生在指令周期的（ A ）时刻。A：T1 B：T2 C：T3 D：T4 8086CPU 读数据操作在总线周期的（ D ）时刻。A：T1 B：T1，T2 C：T2，T3 D：T3，T4 8086CPU 写数据操作在总线周期的（ D ）时刻。A：T1 B：T2 C：T2 ，T3 D：T2，T3，T4 8086 与外设进行数据交换时，常会在（ C ）后进入等待周期。A：T1 B：T2 C：T3 D：T4 计算机中数据总线驱动器采用的基本逻辑单元是（ C ） 。A：反相器 B：触发器 C：三态门 D：译码器 计算机中地址锁存器采用的基本逻辑单元是（ B ）
11、 。A：反相器 B：触发器 C：三态门 D：译码器 计算机中地址锁存器的输出信号状态是（ B ） 。A：单向双态 B：单向三态 C：双向双态 D：双向三态 8086CPU 从功能结构上看，是由（ D ）组成A：控制器和运算器 B：控制器,运算器和寄存器C：控制器和 20 位物理地址加法器 D：执行单元和总线接口单元 执 行 指 令 IRET 后 弹 出 堆 栈 的 寄 存 器 先 后 顺 序 为 （ D ） 。A：CS、 IP、F B：IP、CS、F C：F、CS、IP D：F、IP、CS 下列逻辑地址中对应不同的物理地址的是（ C ） 。A：0400H：0340H B：0420H ：0140
12、HC：03E0H：0740H D：03C0H：0740H 8086CPU 的控制线/BHE = 0，地址线 A0 = 0 时，有（ B ） 。A：从偶地址开始完成 8 位数据传送 B：从偶地址开始完成 16 位数据传送C：从奇地址开始完成 8 位数据传送 D：从奇地址开始完成 16 位数据传送 8086CPU 的控制线/BHE = 1，地址线 A0 = 0 时，有（ A ） 。A：从偶地址开始完成 8 位数据传送 B：从偶地址开始完成 16 位数据传送C：从奇地址开始完成 8 位数据传送 D：从奇地址开始完成 16 位数据传送 8086CPU 的控制线/BHE = 0，地址线 A0 = 1 时
13、，有（ C ） 。A：从偶地址开始完成 8 位数据传送 B：从偶地址开始完成 16 位数据传送C：从奇地址开始完成 8 位数据传送 D：从奇地址开始完成 16 位数据传送 指令队列具有（ D ）的作用。A：暂存操作数地址 B：暂存操作数C：暂存指令地址 D：暂存预取指令 PC386 计算机中，CPU 进行算术和逻辑运算时，可处理的数据的长度为（ D ） 。A：8 位 B：16 位 C：32 位 D：都可以 8086 系统中，每个逻辑段的多存储单元数为（ C ） 。A：1MB B：256B C：64KB D：根据需要而定 下列说法中属于最小工作模式特点的是（ A ） 。A：CPU 提供全部的控制
14、信号 B：由编程进行模式设定C：不需要 8286 收发器 D：需要总线控制器 8288 下列说法中属于最大工作模式特点的是（ C ） 。A：M/IO 引脚可直接引用 B：由编程进行模式设定C：需要总线控制器 8288 D：适用于单一处理机系统 包含在 8086CPU 芯片内部的是（ A ） 。A：算术逻辑单元 B：主存储器单元C：输入、输出单元 D：磁盘驱动器 8086 当前被执行的指令存放在（ D ） 。A：DS ： BX B：SS：SPC：CS：PC D：CS：IP 微机系统中，主机与硬盘的数据交换用（ B ）方式。A：中断控制 B：DMA 控制C：查询控制 D：无条件程序控制 芯片组中北
15、桥芯片不能提供的功能是（ D ） 。A：对 CPU 的支持 B：内存管理C：Cache 管理 D：CPU 与 ISA 桥的控制 下列叙述错误的是（ D ） 。A：PC/AT 机用 8086CPU B：PC/XT 机用 8088CPUC：8086CPU 的寻址范围为 1MB D：80286CPU 的寻址范围为 32MB 同步和异步两种传输方式比较，传送效率最高的是（ C ） 。A：同步方式 B：异步方式C：同步和异步方式效率相同 D：无法比较 8086 中，存储器物理地址形成算法是（ B ） 。A：段地址+偏移地址 B：段地址左移 4 位+偏移地址C：段地址16H+ 偏移地址 D：段地址10 +
16、偏移地址 CPU 访问一次存储器单元所用机器周期数由（ B ）决定。A：读取指令字节的最短时间 B：读取数据字节的最长时间C：读取数据字节的平均时间 D：写入数据字节的平均时间 8086 系统中外设请求总线控制权是通过控制线（ C ） 。A：NMI B：TEST C：HOLD D：INTR 堆栈存储器存取数据的方式是（ C ） 。A：先进先出 B：随机存取 C：先进后出 D：都可以 8086 系统中，一个栈可用的最大存储空间是（ B ） 。A：IMB B：64KBC：由 SP 初值决定 D：由 SS 初值决定 存储字长是指（ B ） 。A：存储单元中二进制代码组合 B：存储单元中二进制代码个数
17、C：存储单元的个数 D：以上都是 8086 中，关于总线的叙述，错误的是（ D ） 。A：数据总线中信息流是双向的 B：地址总线中信息流是单向的C：控制总线中信息流是独立的 D：以上叙述都不对 8086 的空闲周期 Tt 发生在（ D ） 。A：T 1 后 B：T 2 后 C：T 3 后 D：T 4 后 8086CPU 中，控制线/RD 和/WR 的作用是（ C ） 。A：数据收发器方向控制 B：存储器存取操作控制C：存储器片选控制 D：地址/数据线分离控制 8086CPU 中，控制线 DT/R 的作用是（ A ） 。A：数据总线收发器方向控制 B：存储器存取操作控制C：数据总线收发器有效控制
18、 D：地址/数据线分离控制 8086CPU 中，控制线 ALE 的作用是（ D ） 。A：数据总线收发器方向控制 B：存储器存取操作控制C：数据总线收发器有效控制 D：地址/数据线分离控制 8086CPU 中，控制线/DEN 的作用是（ C ） 。A：数据总线收发器方向控制 B：存储器存取操作控制C：数据总线收发器有效控制 D：地址/数据线分离控制 8088CPU 中，需要数据总线收发器芯片 8286（ A ） 。A：1 片 B：2 片 C：8 片 D：16 片 8086CPU 中，需要数据总线收发器芯片 8286（ B ） 。A：1 片 B：2 片 C：8 片 D：16 片 8088CPU
19、中，需要地址锁存器芯片 8288（ C ） 。A：1 片 B：2 片 C：3 片 D：4 片 8086CPU 中，需要地址锁存器芯片 8288（ C ） 。A：1 片 B：2 片 C：3 片 D：4 片 8086CPU 中，确定下一条指令的物理地址的算术表达式为（ A ） 。A：CS 16IP B：DS16SIC：SS16SP D：ES16DI 若某 CPU 具有 64GB 的寻址能力，则该 CPU 的地址总线宽度为（ B ） 。A：64 B：36 C：32 D：24 当 8086 与外设交换数据时，常会在（ C ）进入等待周期 Tw。A：T 1 与 T2 之间 B：T 2 与 T3 之间C：
20、T 3 与 T4 之间 D：T 4 与 T1 之间 若寄存器中的数左移 2 位且无溢出，则新数值是原数值的（ C ） 。A：1 倍 B：2 倍 C：4 倍 D：8 倍 若寄存器中的数右移 1 位且无 1 数移出，则新数值是原数值的（ B ） 。A：一倍 B：1/2 倍 C：1/4 倍 D： 1/8 倍 8086CPU 有（ C ）个 16 位的通用寄存器。A：2 B：4 C：8 D：16 8086CPU 有（ C ）个 8 位的通用寄存器。A：2 B：4 C：8 D：16 8086CPU 有（ B ）个 16 位的段寄存器。A：2 B：4 C：8 D：16 8086CPU 共有（ D ）个 1
21、6 位寄存器。A：4 B：8 C：10 D：14 8086CPU 能够直接执行的语言是（ B ） 。A：汇编语言 B：机器语言 C：C 语言 D：JAVA 语言 8086CPU 响应可屏蔽中断后，不能自动执行的是（ A ） 。A：保存所有寄存器中的内容 B：保存指令指针寄存器 IP 中的内容C：保存状态寄存器 F 中的内容 D：不能响应较低级别的中断 在计算机中，字节的英文名字是（ B ） 。A：bit B：byte C：bout D：bps Pentium 芯片有 8KB 指令 Cache 和数据 Cache，作用是（ C ） 。A：弥补外存容量不足 B：弥补主存容量不足C：加快指令执行速度
22、 D：对外存和主存进行管理 在 DMA 方式下，CPU 与总线的关系是（ C ） 。A：CPU 只能控制地址总线 B：CPU 只能控制数据总线C：CPU 与总线为隔离状态 D：CPU 与总线为短接状态 80486CPU 与 80386CPU 比较，内部增加的功能部件是（ C ） 。A：分段部件和分页部件 B：预取部件和译码部件C：Cache 部件和浮点运算部件 D：执行部件和总线接口部件 8086CPU 中，时间周期、指令周期和总线周期的费时长短的排列是（ C ） 。A：时间周期指令周期总线周期 B：时间周期总线周期指令周期C：指令周期总线周期时间周期 D：总线周期指令周期时间周期 16 个字
23、数据存储区的首址为 70A0H：DDF6H，末字单元的物理地址为（ C ） 。A：7E7F6H B：7E816H C：7E814H D：7E7F8H 8 个字节数据存储区的首址为 70A0H：DDF6H，末字节单元的物理地址为（ D ） 。A：7E7F6H B：7E7FEH C：7E714H D：7E7FDH CPU 对存储器访问时，地址线和数据线的有效时间关系为（ B ） 。A：同时有效 B：地址线先有效C：数据线先有效 D：同时无效 8086CPU 由两部分组成，即执行单元和（ B ） 。A：运算器单元 B：总线接口单元C：寄存器单元 D：控制器 Pentium 微处理器的内部数据宽度为（
24、 B ） 。A：16 位 B：32 位 C：36 位 D：64 位 Pentium 微处理器中共有（ B ）段寄存器。A：4 个 B：6 个 C：8 个 D：7 个 Pentium 4 与 80486DX 相比，其特点是（ D ） 。A：有浮点处理功能 B：有 Cache 存储器C：内部数据总线为 32 位 D：外部数据总线为 64 位 Pentium 4 微处理器物理地址的最大存储空间是（ B ） 。A：256MB B：4GB C：64GB D：64TB Pentium 4 微处理器可寻址的最大存储空间是（ C ） 。A：256MB B：4GB C：64GB D： 64TB Pentium
25、微处理器的内部数据宽度是（ B ） 。A：16 位 B：32 位 C：36 位 D：64 位 Pentium 微处理器中共有几个段寄存器（ C ） 。A：4 个 B：5 个 C：6 D：7 个 Pentium 微处理器进行存储器读写操作时，时钟周期 T1 完成（ B ）操作。A：读写控制信号为高电平 B：发送存储器地址C：读操作码 D：读操作数第三章：80X86 指令系统 指令 MOV AX，BX 中，源操作数的缺省段是（ A ） 。A：DS B：ES C：SS D：CS 指令 PUSH BX 中，目的操作数的段寄存器是（ C ） 。A：DS B：ES C：SS D：CS 指令 MOVSB 中
26、，目的块的段寄存器是（ B ） 。A：DS B：ES C：SS D：CS 下列指令中，不正确的指令是（ D ） 。A：MOV AX，BX B：MOV AX，BXC：MOV AX，CX D：MOV AX，CX 下列指令中, 不正确的指令是（ D ） 。A：MOV AL，BL B：MOV AL，BXC：MOV AL，CL D：MOV AL，BL 下列指令中，不正确的指令是（ D ） 。A：MOV BX+SI，AX B：MOV AX，BX + SIC：MOV AX，SI D：MOV AX，BX + CX 若要使寄存器 AL 中的高 4 位不变，低 4 位 0，使用指令（ B ） 。A：AND AL，
27、0FH B：AND AL，0F0HC：OR AL，0FH D：OR AL，0F0H 若要使寄存器 AL 中的高 4 位不变，低 4 位 1，使用指令（ C ） 。A：AND AL，0FH B：AND AL，0F0HC：OR AL，0FH D：OR AL，0F0H 若要使寄存器 AL 中的高 4 位为 0，低 4 位不变，使用指令（ A ） 。A：AND AL，0FH B：AND AL，0F0HC：OR AL，0FH D：OR AL，0F0H 若要使寄存器 AL 中的高 4 位为 1，低 4 位不变，使用指令（ D ） 。A：AND AL，0FH B：AND AL，0F0HC：OR AL，0FH
28、 D：OR AL，0F0H 条件转移指令 JNZ 的转移条件是（ B ） 。A：CF = 0 B：ZF = 0 C：CF = 1 D：ZF = 1 条件转移指令 JZ 的转移条件是（ D ） 。A：CF = 0 B：ZF = 0 C：CF = 1 D：ZF = 1 8086CPU 响应可屏蔽中断的条件是（ B ） 。A：IF = 0 B：IF = 1 C：TF = 0 D：TF = 1 8086CPU 向 I/O 端口地址 30H 写字节数据应使用指令（ A ） 。A：OUT 30H，AL B：OUT 30H，AXC：OUT AL， 30H D：OUT AX，30H 8086CPU 向 I/O
29、 端口地址 30H 写字数据应使用指令（ B ） 。A：OUT 30H，AL B：OUT 30H，AXC：OUT AL， 30H D：OUT AX，30H 8086CPU 从 I/O 端口地址 80H 读字节数据应使用指令（ A ） 。A：IN AL，80H B：IN AX，80HC：IN 80H，AL D：IN 80H，AX 8086CPU 从 I/O 端口地址 80H 读字数据应使用指令（ B ） 。A：IN AL，80H B：IN AX，80HC：IN 80H，AL D：IN 80H，AX 8086CPU 向 I/O 端口地址 430H 写字数据应使用指令（ D ） 。A：OUT 430
30、H，AL B：OUT 430H，AXC：MOV DX，430H D：MOV DX，430HOUT DX，AL OUT DX，AX 8086CPU 向 I/O 端口地址 430H 写字节数据应使用指令（ C ） 。A：OUT 430H，AL B：OUT 430H，AXC：MOV DX，430H D：MOV DX，430HOUT DX，AL OUT DX，AX 若 DF = 1，执行串操作指令 MOVSW 时，地址指针自动变化是（ D ） 。A：SI + SI + 1、DI = DI + 1 B：SI = SI + 2、DI = DI + 2C：SI = SI 1、DI = DI - 1 D：SI
31、 = SI 2、DI = DI 2 若 DF = 0，执行串操作指令 MOVSW 时，地址指针自动变化是（ B ） 。A：SI + SI + 1、DI = DI + 1 B：SI = SI + 2、DI = DI + 2C：SI = SI 1、DI = DI - 1 D：SI = SI 2、DI = DI 2 若 DF = 1，执行串操作指令 MOVSB 时，地址指针自动变化是（ C ） 。A：SI + SI + 1、DI = DI + 1 B：SI = SI + 2、DI = DI + 2C：SI = SI 1、DI = DI - 1 D：SI = SI 2、DI = DI 2 两个组合十进
32、制数 46H、 35H 相加，调整指令 DAA 完成的是（ B ） 。A：加 00H 调整 B：加 06H 调整C：加 60H 调整 D：加 66H 调整第四章：宏汇编语言程序设计 汇编源程序文件的扩展名是（ C ） 。A：*LST B：*OBJ C：*ASM D：*EXE 源程序文件汇编后的目标文件的扩展名是（ B ） 。A：*LST B：*OBJ C：*ASM D：*EXE 目标文件连接后的可执行文件的扩展名是（ D ） 。A：*LST B：*OBJ C：*ASM D：*EXE 下列可作为标识符用的字符串是（ C ） 。A：MOV B：ZF C：FAH D：PTR 下列为寄存器名的字符串是
33、（ B ） 。A：ZP B：BP C：AP D：CP 下列为状态标志的字符串是（ A ） 。A：ZP B：BF C：DF D：TF 下列为控标志的字符串是（ D ） 。A：ZP B：SF C：OF D：TF 下列为指令助记符的字符串是（ C ） 。A：ADCC B：AAAA C：SUB D：POOP 下列为运算符的字符串是（ B ） 。A：ADC B：PTR C：OAG D：LOOP 定义字类型的伪指令符是（ B ） 。A：DB B：DW C：DD D：DQ 说明字节类型的伪指令符是（ C ） 。A：WORD B：DWORD C：BYTE D：SHOR 返回变量段属性的伪指令符是（ B ） 。
34、A：OFFSET B：SEG C：TYPE D：SIZE 定义过程结束的伪指令符是（ C ） 。A：END B：ENDS C：ENDP D：ENDM 下列为段定义的伪指令是（ B ） 。A：PROC B：SEGMENT C：ASSUME D：STRUC 下列为符号定义的伪指令是（ B ） 。A：ORG B：EQU C：STR D：RET第五章：存储器 80286 在保护虚地址模式下，虚拟空间为（ D ） 。A：1MB B：2MB C：4MB D：16MB 80486DX 和 80386 相比，内部增加的功能部件是（ C ） 。A：分段部件、分页部件 B：预取部件、译码部件C：Cache、浮点运
35、算部件 D：执行部件、总线接口部件 虚拟存储器是为了使用户可运行比主存容量大得多的程序，它要在硬件之间进行信息动态调度，这种调度是由（ D ）来完成的。A：硬件 B：操作系统C：BIOS D：操作系统和硬 在各种辅存中，除去（ D ）外，大多是便于安装、卸载和携带的。A：软盘 B：CD-ROM C：磁带 D：硬盘 硬盘是一种外设，而软盘驱动器属于（ C ） 。A：软盘 B：CD-ROM C：磁带 D：硬盘 常用的虚拟存储器寻址系统由（ A ）两级存储器组成。A：主存外存 B：Cache主存C：Cache主存 D：CacheCache 高速缓存 Cache 的存取速度（ C ） 。A：比主存慢、
36、比外存快 B：比主存慢、比内部寄存器快C：比主存快、比内部寄存器慢 D：比主存慢、比内部寄存器慢 在 PC 机中，CPU 访问各类存储器的频率由高到低为（ A ） 。A：高速缓存、主存、硬盘、磁带 B：主存、硬盘、磁带、高速缓存C：硬盘、主存、磁带、高速缓存 D：硬盘、高速缓存、主存、磁带 下列说法中正确的是（ D ） 。A：EPROM 是不能改写的 B：EPROM 可以改写，所以也是一种读写存储器C：EPROM 只能改写一次 D：EPROM 可以改写，但不能取代读写存储器 目标程序中将逻辑地址转换成物理地址称为（ B ） 。A：存储分配 B：地址重定位C：地址保护 D：程序移动 软磁盘驱动器
37、采用的磁头是（ C ） 。A：浮动式磁头 B：接触式磁头C：固定式磁头 D：旋转式磁头 高速缓冲存储器 Cache 的作用是（ D ） 。A：硬盘与主存储器间的缓冲 B：软盘盘与主存储器间的缓冲C：CPU 与视频设备间的缓冲 D：CPU 与主存储器间的缓冲 若 256KB 的 SRAM 有 8 条数据线，则它有（ B ）地址线。A：8 条 B：18 条 C：20 条 D：256 条 48 倍速的 CD-ROM 光盘驱动器的实际数据传输速率是（ B ） 。A：48MB/S B：72MB/S C：8MB/S D：96MB/S Cache 存储器一般采用 SRAM，而内存条由（ D ）组成。A：RO
38、M B：PROM C：DRAM D：SDRAM 某 SRAM 芯片容量为 8K8，组成 32KB 存储系统所用芯片数为（ B ） 。A：2 片 B：4 片 C：8 片 D：16 片 保护模式下程序的最大地址空间是（ D ） 。A：4KB B：1MKB C：2GB D：4GB 有关 SRAM 和 DRAM 的正确叙述是（ A ） 。A：DRAM 比 SRAM 的集成度高 B：DRAM 比 SRAM 的成本高C：DRAM 比 SRAM 的速度快D：DRAM 比 SRAM 的使用简单 光盘驱动器的核心装置是（ D ） 。A：定位机构 B：驱动电路C：光头装置 D：主轴驱动机构 硬盘与内存交换数据时，
39、由（ C ）控制。A：适配器 B：地址译码器C：DMA 控制器 D：三态数据缓冲器 计算机中保护断点和现场应使用（ D ） 。A：ROM B：中断相量表C：寄存器 D：堆栈 若 CPU 有 64GB 的寻址能力，则 CPU 的地址总线有（ B ） 。A：64 条 B：36 条 C：32 条 D：24 条 易失性存储器是（ D ） 。A：ROM B：PROM C：EEPROM D：RAM 容量为 8KB 的 SRAM 的起始地址为 2000H，则终止地址为（ D ） 。A：21FFH B：23FFH C：27FFH D：3FFFH 磁盘上的磁道是（ A ） 。A：记录密度不同的同心圆 B：记录密
40、度相同的同心圆C：记录密度不同的扇区 D：记录密度相同的扇区 下列存储器中，按记录密度从低到高的顺序为（ C ） 。A：软盘、硬盘、光盘、磁带 B：磁带、硬盘、软盘、光盘C：磁带、软盘、硬盘、光盘 D：硬盘、软盘、磁带、光盘 目前 PC 机主板上的 ROM-BIOS 为（ C ） 。A：PROM B：EPROM C：EEPROM D：DRAM 下列内存条类型中，速度最快的是（ A ） 。A：EDO B：DRAM C：SDRAM D：RDRAM 若显示器的最高分辩率为 12801024、24 位，所需最小缓存为（ C ） 。A：1MB B：2MB C：4MB D：6MB 在虚拟存储系统中，逻辑地址空间受（ C ）的限制。A：内仔的大小 B：外存的大小C：物理编址范围 D：页表大小 段页式存储管理中，虚拟地址空间是（ B ） 。A：一维 B：二维 C：三维 D：层次 常用虚拟存储器寻址系统由（ A ）组成。A：主存外存 B：Cacle主存C：Cacle外存 D：CacheCache 存储器系统中 10KBRAM 的寻址范围为（ A ） 。A：0000H2BFFH B：0000H0FFFHC：0000H03FFH D：0000H4AFFH 在存储器组织中，存储单元无重叠地址的控制方式是（ C ） 。A：线选控制法 B：部分译码控
