1、兼容 DVB-TDTMB 标准解调模块关键技术研究【摘要】：随着电视技术的发展,全球正步入数字电视时代,将会给人们的生活带来深远的影响。中国于 2006 年 8 月颁布了地域数字电视标准 DTMB,该标准采用 TDS-OFDM 调制解调技术,中国计划将于2015 年全面实施数字电视广播,停止模拟电视信号的发送。除中国标准外,全球较为成熟的三大数字电视标准分别为美国 ATSC、欧洲DVB 和日本 ISDB-T,其中以欧洲的 DVB-T 标准接受度最高,全球已有超过 30 多个国家和地区采纳欧洲 DVB-T 标准。已有国外公司开发出了多款 DVB-T 和兼容 DVB-T/H 标准的解调(Demod
2、ulator)芯片,技术较为成熟。目前凌讯等公司也已开发出符合中国国标 DTMB 标准解调芯片。从发展趋势来看,兼容两种及以上标准的数字电视地域接收芯片已成为新的趋势。但目前大多数标准兼容仅仅是将两种标准解调芯片简单地封装集成,对于专注于兼容 DVB-T 和 DTMB 标准的地域接收解调芯片的研究还比较少。本论文专注于 DVB-T 和国标DTMB 中多载波方案的解调研究。与现有两种标准简单地融合不同,本论文在对两种多载波标准的异同点进行深入分析基础上,以资源共享、改进算法和电路结构为主要方法,对兼容 DVB-T 和 DTMB 标准解调模块关键技术进行了研究。(1)对国内外数字电视技术的研究进展
3、进行了详细的调研,在此基础上确定了以兼容 DVB-T 和中国数字电视 DTMB 标准的接收解调器为研究对象。以资源共享降低面积和功耗为目标提出了兼容两种标准的数字电视地域广播解调芯片体系构架。(2) 设计了符合 DVB-T 和 DTMB 标准的数字基带前端,详细讨论了采样码率恢复内插器电路的电路优化设计。着重研究了关键模块 DDFS 的设计与实现,提出了两种新颖 DDFS 实现方法:1)基于ROM 压缩技术的 DDFS,经优化设计 ROM 容量被压缩至 192 比特,仅为 Moran 方法的 4%,Kesoulis 方法的 39%;2)ROM-less 结构的 DDFS,采用两段四阶曲线拟合算
4、法,其 SFDR 可达-90dBc、时钟频率高达200MHz。(3)对符合两种标准接收器之同步算法和电路进行了优化设计,包括符号偏移、载波频偏和采样钟偏移。为此,本文 1)在分析传统 ML 同步算法的基础上,提出了符号 ML 算法,减少了符号偏移和小数倍粗频偏的电路复杂度和功耗。与传统 ML 算法相比,电路复杂度和功耗分别减少了 88%和 93%;2)优化设计了 DVB-T 接收器中整数倍频率估计器之电路,对进行相关的频域数据进行截位。与传统结构相比,在保持性能的前提下其电路复杂度和功耗可分别减少了 52%和62%;3)对 Tufvesson 算法的参数 K 和 P 进行了优化选取 ,设计了两
5、步同步跟踪方案,平衡了估计精度与估计范围之间矛盾。在此基础上,设计了兼容两种标准的同步估计架构,并提出了双模 FFT 前 ML/PN 同步模块的 VLSI 系统和 FFT 后双模整数倍频偏、采样钟同步模块的VLSI 系统结构。(4)设计了一种符合 DVB-T 标准的低功耗、小面积的 2K/8K 模式的 FFT 处理器,与 Su 的方法相比 ,其功耗和电路规模分别降低了 64%和 35%。并讨论了符合 DTMB 标准的 3780 点 FFT 处理器电路设计,其系统架构与所设计 DVB-T 之 FFT 处理器类似以便双模 FFT 处理器的集成。在此基础上,设计了兼容混合基2/4/WFTA7/9/3
6、/5/4 碟型运算处理单元,共享了碟型运算单元中的乘法器和加法器,并设计了双模 FFT 处理器的系统控制方案。(5)应用FPGA 开发板以及罗德斯瓦兹的数字电视信号发生仪 SFE,搭建了基于 FPGA 的数字电视解调器系统测试平台,完成了本论文所设计电路系统的部分功能和性能测试。论文的研究将有助于掌握有自主知识产权的数字电视关键解调技术,增强我国在数字电视以及 OFDM 技术研究领域的竞争力。本论文受以下基金资助:上海市科委 2007 年度AM 基金(07SA07)上海市经委 2004 年度基金项目(04-联专-001)台湾中华教育发展基金资助(赴台湾国立清华大学电子所交流学习) 【关键词】：
7、数字电视 OFDMDVB-TDTMBDDFSFFT 载波频偏采样钟频偏 VLSITDS-OFDM 最大似然(ML)相关数字基带前端直接式数字频率综合器低功耗低复杂度【学位授予单位】：华东师范大学【学位级别】：博士【学位授予年份】：2009【分类号】：TN943【目录】：论文摘要 6-8ABSTRACT8-10 目录 10-12 英文缩略词表 12-14 第一章引言 14-211.1 研究背景 14-151.2 国内外研究现状 15-181.3 论文的选题与动机 18-191.4 论文主要研究内容与组织结构 19-21 第二章基于 OFDM 数字电视的调制与解调 21-332.1OFDM 技术2
8、1-282.1.1OFDM 的调制与解调 21-232.1.2OFDM 系统无线信道 23-242.1.3 无线信道对 OFDM 系统所造成的影响 24-282.2 欧洲数字标准和中国数字电视标准 28-322.2.1 欧洲数字标准 DVB-T 调制与解调28-302.2.2 中国数字电视标准 DTMB 调制/解调 30-322.3 双模数字电视解调器设计之关键指标 322.4 小结 32-33 第三章符合 DVB-T 和DTMB 标准的数字基带设计 33-553.1 符合双模标准的数字前端 33-343.2 内插器(interpolator)34-373.3 数字频率合成器 DDFS 的设计
9、 37-533.4 小结 53-55 第四章 DVB-T 与 DTMB 同步算法与优化 VLSI 设计 55-894.1DVB-T 的同步算法与实现 56-734.1.1 符号与粗频偏估计抓捕 56-664.1.2 载波频率、采样钟同步估计跟踪 66-734.2DTMB 的同步算法与实现 73-824.2.1DTMB 接收系统符号同步、频率联合估计 73-784.2.2DTMB 接收系统采样钟频偏估计 78-824.3 兼容两种标准的同步算法实现模块设计 82-884.3.1 双模 FFT 前 ML/PN 同步模块VLSI 架构 82-844.3.2FFT 后的双模整数、采样钟同步模块的 VL
10、SI架构 84-864.3.3 双模接收系统的同步构架 86-884.4 小结 88-89 第五章双模 FFT 处理器的 VLSI 优化设计 89-1035.1 符合 DVB-T 标准的2K/8KFFT 处理器 89-955.23780 点 FFT 处理器 95-995.3 低功耗、小面积的双模 FFT 处理器 99-1015.3.1 混合基 2/4/WFTA/7/9/3/5/4100-1015.3.2 双模 FFT 处理器控制单元 1015.4 小结 101-103 第六章设计实现与验证 103-1106.1 设计仿真验证结果 103-1046.2FPGA 的实现验证 104-1086.2.1FPGA 实现验证平台 104-1086.3 测试条件与结果108-1096.3.1DVB-T 频偏估计测试条件 1086.3.2DVB-T 频偏估计测试结果 108-1096.4 小结 109-110 第七章总结与展望 110-1137.1 论文研究总结 110-1127.2 研究展望 112-113 参考文献 113-122 博士论文期间所发表的论文 122-124 附录 124-125 后记 125 本论文购买请联系页眉网站。
