1、固态微波电子学的新进展 赵正平 中国电子科技集团公司 专用集成电路重点实验室 摘 要： 固态微波电子学是现代电子学的重要分支之一, 其基础材料已由第一代半导体Si 和 Ge、第二代半导体 GaAs 和 InP, 发展到第三代半导体 GaN 和 SiC, 石墨烯和金刚石等 C 基新材料正在进行探索性的研究, 其加工工艺的尺寸也已进入纳米尺度, 其工作频率已达到 1 THz, 应用的频率可覆盖微波毫米波到太赫兹。目前固态微波电子学呈多代半导体材料和器件共同发展的格局。综述了具有代表性的 11 类固态器件 (RF CMOS, SiGe BiCMOS, RF LDMOS, RF MEMS, GaAs
2、PHEMT, GaAs MHEMT, InP HEMT, InP HBT, GaN/SiC HEMT, GFET 和金刚石 FET) 近几年的最新研究进展, 详细介绍了有关固态微波电子学的应用需求、技术特点、设计拓扑、关键技术突破和测试结果, 分析了当前固态微波电子学总的发展趋势和 11 类固态微波器件的发展特点和定位。最后介绍了采用 3D 异构集成技术的射频微系统的最新进展, 指出射频微系统是发展下一代射频系统的关键技术。关键词： 固态微波电子学; RF CMOS; SiGe BiMOS; RF LDMOS; RF MEMS; GaAs PHEMT; GaAs MHEMT; InP HEMT
3、; InP HBT; GaN/SiC HEMT; GFET; 金刚石 FET; 射频微系统; 3D 异构集成; 作者简介：赵正平 (1947) , 男, 江苏扬州人, 博士生导师, 中国电子科技集团公司科技委副主任, 宽禁带半导体材料与器件、下一代 GaN 技术等重大基础研究课题的首席专家, 长期从事砷化镓微电子、微波功率器件、微电子机械系统、宽禁带半导体器件与电路以及纳电子学等方面的研究工作。New Progress of Solid-State Microwave ElectronicsZhao Zhengping China Electronics Technology Group Co
4、rporation; Abstract： Solid-state microwave electronics is one of the important branches of modern electronics, and the basic material has been developed from the first generation of semiconductor Si and Ge, the second generation of semiconductor GaAs and InP, to the third generation of semiconductor
5、 GaN and SiC.The new C-based materials such as graphene and diamond are undergoing exploratory research. The size of their processing technology has also entered the nanometer scale, the operating frequency has reached 1 THz, and the application frequency can cover the microwave millimeter wave to t
6、erahertz. At present, multigeneration semiconductor materials and devices are in common development pattern of the solid-state microwave electronics. The latest research development of the representative 11 types of solid-state devices ( RF CMOS, SiGe BiCMOS, RF LDMOS, RF MEMS, GaAs PHEMT, GaAs MHEM
7、T, InP HEMT, InP HBT, GaN/SiC HEMT, GFET and diamond FET) in recent years is reviewed. The application requirements, technical features, design topologies, key technical breakthroughs and test results of the concerned solid-state microwave electronics are introduced in detail. The current developmen
8、t trend of solid-state microwave electronics and the development characteristics and positioning of the 11 types of solid-state microwave devices are analyzed. Finally, the latest development of the RF microsystem with 3D heterogeneous integration technology is introduced, indicating that the RF mic
9、rosystem is the keytechnology for developing the next-generation RF system.Keyword： solid-state microwave electronics; RF CMOS; SiGe BiCMOS; RF LDMOS; RF MEMS; GaAs PHEMT; GaAs MHEMT; InP HEMT; InP HBT; GaN/SiC HEMT; GFET; diamond FET; RF microsystem; 3D heterogeneous integration; 0 引言固态微波电子学的发展始于 2
10、0 世纪 40 年代, 至今已经历了 5 个发展阶段:即微波两端器件、Si 双极微波晶体管、Ga As 金属半导体场效应晶体管 (MESFET) 与单片微波集成电路 (MMIC) 、高电子迁移率晶体管 (HEMT) 和异质结双极晶体管 (HBT) 与 MMIC, 以及射频 (RF) CMOS、Ga N HEMT 和石墨烯场效应晶体管 (graphene FET, GFET) 。虽然固态微波电子学至今已有 70 多年的发展历史, 但随着当今第五代移动通信、无线物联网、雷达相控阵的扩展、微波、毫米波与太赫兹成像以及下一代射频微系统等新应用发展的牵引, 同时也由于纳米加工技术、Si 微机械三维加工技
11、术、3D 异构集成技术、超薄超晶格生长、宽禁带、超宽禁带半导体材料和石墨烯等两维新材料和工艺的不断创新发展, 固态微波电子学的发展仍然充满着勃勃生机。目前固态微波电子学形成了多代半导体材料和器件共同发展的格局:基于第一代半导体 Si 基发展的有 RF CMOS, Si Ge Bi CMOS, RF 横向扩散金属氧化物半导体 (LDMOS) 和 RF 微电子机械系统 (MEMS) ;基于第二代半导体 Ga As 和 In P 基发展的有赝配高电子迁移率晶体管 (PHEMT) 、改变结构的高电子迁移率晶体管 (metamorphic HEMT, MHEMT) 、HEMT 和 HBT;基于第三代半导
12、体 Si C 和 Ga N 基发展的有 Ga N/Si C HEMT;基于 C 基新材料发展的有 GFET 和金刚石 FET;为了在芯片级集成中充分发挥 Si CMOS 集成度高、In P HBT 速度高和 Ga N HEMT 功率密度高等各自的特点, 采用3D 异构集成技术又发展了射频微系统新架构。面对如此多器件共存的复杂格局, 理清当今固态微波电子学的发展路径是很有必要的。本文将按照上述器件的种类综述固态微波电子学的最新进展和发展趋势。1 RF CMOS, Si Ge Bi CMOS, RF LDMOS 和 RF MEMS1.1 RF CMOSSi 基 CMOS 技术在 2004 年进入纳
13、米加工时代, 在 2011 年以鳍式场效应晶体管 (Fin FET) 为特点的立体晶体管新结构成为 CMOS 的主流技术, 至今发展了 22, 14 和 10 nm 三代 CMOS 技术, 使基于 CMOS 技术发展起来的 RF CMOS 技术继续在提高工作频率和集成度等方面有新的进展, 其发展亮点是片上系统 (SOC) 集成、太赫兹的工作频率和 8 mm 的堆叠功率放大器。随着 SOC 集成技术的进步, 在 SOC 体系架构中要使用 20 多个锁相环, 这就要求嵌入的锁相环具有亚毫瓦的低功耗、宽频带、高优值因子和低抖动特点。2016年, K.Y.J.Shen 等人1基于 14 nm CMOS
14、 技术实现了功耗为 0.173.5 m W、带宽为 0.155 GHz 的 SOC 锁相环, 其具有 15 d B 的内建电源噪声抑制和自带宽控制能力。在 4 GHz 输出和 0.95 V 电源下, 该锁相环在 2.6 m W 功耗时的均方根综合抖动为 1.26 ps, 其优值因子为-233.9 d B。在 0.021 mm 面积的芯片内集成了相位频率探测器、双电荷泵、参考电流发生器、开关电容环路滤波器、5 级环振压控振荡器 (VCO) 、VCO 跟随放大器和反馈分频器等电路。目前多核处理器和复杂的多媒体 SOC 包含功率管理技术, 如可动态改变工作频率的动态频率选择技术和可使 CPU 核在工
15、作和静态之间进行功率循环切换的动态核计算调整技术。2016 年, F.Ahmad 等人2基于 16 nm CMOS 技术实现了可用于 SOC中该类电源管理的带宽为 0.59.5 GHz、锁定时间为 1.2s、时钟间隔周期抖动为1.25%和功耗为 7.1 m W 的小数分频数字锁相环。在 0.030 mm 面积的芯片内集成了计数器基相位探测器、具有两级相位采集的环路滤波器和非线性数控振荡器等电路。不断增加移动数据的要求正推动移动网络容量的扩大。具有大型天线阵列和较小单元尺寸的大规模多输入多输出 (multiple input multiple output, MIMO) 基站需要高集成度的无线收
16、发器。2016 年, N.Klemmer 等人3基于 45 nm CMOS 技术实现了具有 200 MHz 射频带宽的包含射频到数字电路拓扑的长期演进 (long term evolution, LTE) /宽带码分多址时分双工 (time division duplex, TDD) /频分双工 (frequency division duplex, FDD) 22 MIMO 基站收发机 SOC。在 7 mm7 mm 面积的 SOC 芯片内集成了 2 个发射机 (TX) 、2个接收机 (RX) 和一个用于发射器的数字预失真反馈、天线调谐或网络监听的高带宽接收机 (highBW receiver
17、, FBRX) ;集成了 3 个射频锁相环以提供独立的频率;集成了数字处理电路, 包含模拟数字转换器 (analog-to-digital converter, ADC) 采样、数字模拟转换器 (digital-to-analog converter, DAC) 插值、滤波和接收器自动增益控制;还集成了校准、补偿、同步和射频环路的内建自测试电路。在 TDD/FDD 模式下, SOC 的功耗为 56.5 W, 其工作条件为:2.7 GHz 的工作频率, TX/RX/FBRX 的最大带宽分别为 200, 100 和 200 MHz, 并行转换器 I/O 的速率为 40 Gbit/s, TX 射频输
18、出功率为 12 d Bm。多天线接收机比单天线接收机具有很多优点, 包括灵敏度提高, 能抑制空间的干扰, 以及增强数据速率或 MIMO 的链接的可靠性。2016 年, L.X.Zhang 等人4基于 65 nm CMOS 技术实现了具有模拟/射频空间陷波抑制能力的数字波束形成的 4 元MIMO 接收阵列, 其工作频带为 0.11.7 GHz, 最大空间陷波抑制达到 32 d B, 放松了 ADC 的动态范围要求。在设计上具有 3 个特点:一是混频增益提升接收机前端, 对于天线输入信号能提供可调谐频谱的带通滤波以及在基带上转换和入射角相关的综合阻抗, 以提供在输入匹配中空间陷波的滤波;二是附加的
19、基带前馈抵消将进一步抑制空间陷波的残留;三是通过多个芯片叠层模块易于扩展性能, 具有连接在基板上的波束形成节点。其具有在夜间和恶劣天气下能获取图像的合成孔径雷达, 可弥补光学成像系统的不足, 对于远程传感、交通映射等是必不可少的。2016 年, Y.Wang 等人5基于 65 nm CMOS 技术实现了可用于微形无人机的具有 1.48 GHz 带宽的 Ku 波段调频连续波合成孔径雷达的芯片级收发信机, 其功耗为 260 m W, 其中频率合成器、功率放大器、数据采集、接收机射频前端、带通滤波器、可编程增益级和 ADC 的功耗分别为 41, 136, 34, 27, 15.3, 4.8 和 1.
20、3 m W。测试结果表明, 芯片的发射机的输出功率为 13.3 d Bm, 接收机射频前端的增益为 23.5 d B, 1 d B 压缩点的输出功率 Po (1 d B) =-33 d Bm, 双边带 (double side-band, DSB) 噪声为 5.66.3 d B。2017 年, A.Dissanayake 等人6基于 65 nm CMOS 技术实现了用于超低功率物联网收发器的 6.4W/2.4 GHz 的射频前端。该射频前端包括低噪声放大器 (low noise amplifier, LNA) 和无源混频器。LNA 采用互补的输入级和电流重用第二增益级以实现高增益低功耗, 并具
21、有额外的线性化方法。采用具有传输门式开关的高线性互补无源混频器实现射频的下变频。芯片级 RF 前端面积为500m440m, 在 2.4 GHz 下, 其变换增益为 23 d B, 噪声系数 (NF) 为 8 d B, Po (1 d B) =-36 d Bm, 三阶交调点 IIP3=-21 d Bm, 电源电压为 0.6 V 时的功耗为 64W。LNA 的高压增益为 26.3 d B, 最低 NF 为 5.5 d B, Po (1 d B) =-27 d Bm, IIP3=-13 d Bm。同年, Y.M.Kim 等人7基于 14 nm Fin FET CMOS 技术实现了用于多波段带内载波集
22、成的电流效率宽带手机射频接收机。该接收机包含 7 路宽带的 2 级 LNA 和 5 路下变频的路径。该路径具有专用的小尺寸高效率变压器, 该频带可开关变压器是用来保证尺寸效率型的接收器可达到 5 个载波分量的载波集聚。该接收机工作频率覆盖 0.62.7 GHz, 在全载波聚合的组合中, 接收机的变换增益大于 62 d B, 噪声系数小于 5 d B。在 275 GHz 以上未分配的宽带频段可为超高速无线通信提供巨大的潜力。2016年, K.Katayama 等人8基于 40 nm CMOS 技术实现了覆盖 275305 GHz 频率范围的 6 通道的具有 32 正交振幅调制 (quadratu
23、re amplitude modulation, QAM) 的调制模式, 每个通道传输 17.5 Gbit/s 能力的芯片级发射机。3 mm2 mm 面积的芯片由双平衡混频器、32 路功率分路和放大、具有亚谐波上变频到射频约300 GHz 的立方混频器和 32 路功率合成电路组成。同年, Y.Zhao 等人9采用65 nm CMOS 技术实现了芯片级集成 0.5 THz 频率综合器, 其锁定带宽为 21 GHz, 偏离主频 1 MHz 的相位噪声为-74 d Bc/Hz。1.8 mm1.55 mm 面积的芯片内包含数字串行外围接口控制器、锁相环、除 16 静态分频器、第一注入锁定分频器、第二注
24、入锁定分频器、单端的科耳皮兹振荡器、辅助三倍频科耳皮兹振荡器、主三倍频科耳皮兹振荡器和在片天线, 其中在片天线仅用于测试目的。电磁波谱的太赫兹区域具有独特的特性, 使其在光谱研究、材料检验、Tbit/s 通信和生物/非生物成像等应用中具有吸引力。由于在太赫兹频域产生的信号需要足够强, 其频谱完全由 III-V 族电子学或需大型低温制冷技术的量子级联激光器所专属。2016 年, Z.Ahmad 等人10采用 65 nm CMOS 技术实现了对称和非对称MOS 变容二极管的倍频链, 其在 1.4 THz 的等效全向辐射功率 (equivalent isotropically radiated po
25、wer, EIRP) 为-13 d Bm, 是目前同类报道中的最高值。0.55 mm0.77 mm 面积的芯片内包含 140 GHz/18 d Bm 信号输入压柄、直流偏置、对称变容二极管 5 倍频器、非对称变容二极管 2 倍频器和太赫兹信号输出的在片微带天线。为适应 5G 通信的需求, 高性能的 CMOS 功率放大器必须克服 3 个技术挑战:一是CMOS 晶体管的击穿电压随着器件特征尺寸的按比例缩小而下降, 这限制了纳米级 CMOS 的安全工作电压 (约 1 V) , 因而限制了输出功率;二是导电硅衬底的有源和无源元器件的寄生电容对频率、带宽和效率的限制;三是片上无源元件 (电感、变压器和传
26、输线) 的低品质因数也会降低功率增益、输出功率和效率。发展毫米波 CMOS 功率放大器 (power amplifier, PA) 是基于串联 (堆叠) FET以减轻 MOS 晶体管击穿电压的限制。2016 年, S.R.Helmi 等人11采用 45 nm CMOS 绝缘体上硅 (SOI) 技术实现了两款高效率微波和毫米波堆叠胞 CMOS SOI功率放大器。一种为包含 3 个共源共栅胞的三叠层结构的 K 波段 (2428 GHz) 功率放大器, 在 24 GHz 下, 电源电压为 10.8 V, 最大线性功率增益为 13 d B, 饱和输出功率为 25.3 d Bm, 峰值功率附加效率 (p
27、ower added efficiency, PAE) 为 20%;另一种为 3 个共源共栅胞的二叠层结构的 U 波段 (4254 GHz) 功率放大器, 每个胞中的晶体管具有减少寄生电容的布线, 使在毫米波的 PAE 得到改善。该放大器在 46 GHz 下, 电源电压为 6 V, 线性功率增益为 17.4 d B, 饱和输出功率为 22.4 d Bm, 峰值 PAE 为 42%。2017 年, K.Tsutsumi 等人12采用 65 nm CMOS 技术实现了用于 5G 通信的高端超高频宽带 MIMO 阵列的 15 GHz 4 通道传输/接收的 RF 核心芯片。在芯片的每一个发射和接收路径
28、中集成了具有高分辨率和高精度的移相器和可变增益放大器 (variable gain amplifier, VGA) 。校准技术用于补偿 6 bit 移相器的误差, 该误差是由所用多相滤波器中同相/正交 (in-phase/quadrature, I/Q) 不匹配所导致的。为使VGA 达到步长为 0.25 d B, 变化范围为 20 d B, 采用具有尾电流控制的共栅电流转换拓扑结构。在 14.515.0 GHz 频段, 该芯片的均方根相位控制误差小于2.0, 均方根幅度误差小于 0.27 d B。同年, S.Kang 等人13采用 130 nm CMOS 技术实现了具有并联-共源共栅接连结构和
29、有源反馈线性化电路 5 GHz 无线局域网 (WLAN) 的 RF CMOS 功率放大器。该结构消除了由漏源极电流非线性所引起的三次和五次互调失真以及三次谐波失真, 同时也减少了在共源和共栅时, 由漏源极和栅源极的非线性电容所引起的失真。该架构和先前的多栅晶体管线性化方法相比, 使放大器的线性特征更加稳定, 可抑制共栅晶体管的栅节点的电压变化。因为共栅晶体管一直保持在饱和区, 而和共栅晶体管相关的非线性电容在输出功率的宽范围内相互抵消。此外, 采用有源反馈线性化电路可以改善在高输出功率条件下的调幅-调幅 (AM-AM) 变换和 PAE。在 5.15 GHz 下, 该 PA 进行无数字预失真的
30、256 QAM802.11 WLAN 信号源的测试, 其输出功率满足严格的线性, 误差向量幅度为-35 d B, 在 20, 40 和 80 MHz 带宽时, 其输出功率分别为 17.8, 17.3 和 15.6 d Bm;其 P AE 分别为 11.5%, 10.4%和7.5%。2017 年, N.C.Kuo 等人14采用 65 nm CMOS 技术在高密度互连插入器上实现高功率和效率的宽带全数字 CMOS 射频发射机。该发射机采用将倒装芯片连接到三块高密度互连的印刷电路板插入器, 设计插入器的目的是从一个 CMOS逆 D 类功率放大器的核中提取功率。在频率为 0.73.5 GHz 条件下,
31、 发射机的连续波输出功率大于 25.5 d Bm, 漏极效率为 40%。在 1.1 GHz 条件下, 低波段封装时其峰值功率达到 29.2 d Bm, 漏极效率为 60%;在 1.5 GHz 条件下, 中间波段封装时其输出功率为 28.8 d Bm, 漏极效率为 56%;在 3 GHz 条件下, 高波段封装时其输出功率为 26 d Bm, 漏极效率为 49%。幅度调制通过逆 D 类功率放大器核的开关电导的数字调制来实现, 而芯片上的相位调制则通过在相位中的数字权重和在 IQ 混频器中的正交偏置电流来实现。在调制测试中, 采用 64 QAM 和 20 MHz 带宽的 WLAN 和 LTE 信号,
32、 该发射机在 0.6, 1.2, 2.4, 3.0 和3.6 GHz 下, 展现出较好的功率和效率。1.2 Si Ge Bi CMOS在进入 90 nm 技术节点方面, 高速 Si Ge Bi C-MOS 技术比 CMOS 技术约晚 5 年。2009 年研究人员开发了 90 nm Bi CMOS 技术, 2014 年开发了 55 nm Bi CMOS 技术, 2016 年开发了 28 nm 全耗尽 SOI Bi CMOS 技术, 其中 Si Ge HBT 的截止频率 fT和最高振荡频率 fmax分别为 420 和 780 GHz。Si Ge Bi CMOS 在 E/W 和太赫兹波段的 VCO、
33、信号源、收发机和叠层功率放大器等方面取得了新进展。对于纳米尺度硅器件的精确建模, 如饱和输出功率等大信号参数的测试是必要的, 还需要具有宽频带频率和高输出功率的测试设备, 如在 D 波段负载牵引测试时需要输出功率为 5 d Bm 和 130170 GHz 带宽的功率源。2016 年, A.Bossuet 等人15采用 55 nm Bi CMOS 技术实现了 D 波段芯片级功率源, 在140 GHz 下, 输出功率为 10 d Bm, 变换增益为 5 d B, 带宽为 24 GHz。面积为1.70 mm1.35 mm 的芯片内包含 32.542.5 GHz 输入信号的功分器、分为两路的一次倍频器
34、、W 波段 4 级功率放大器、二次倍频器、高通滤波器、D 波段 2 级功率放大器和输出功率合成器。7176 GHz 和 8186 GHz 被称为 E 波段, 该频率范围适合 5G 通信的中距点对点通信的回程链接。由于其较宽的带宽和低氧衰减, E 波段频道可容纳速率为几个 Gbit/s 和距离为千米范围的无线通信, 适合小胞回传, 而小胞要求结构紧凑、成本低和效率高。2016 年, L.Iotti 等人16采用 55 nm Bi CMOS 技术实现了用于 E 波段频率综合器中的芯片级多核结构 VCO和 4 倍频链, 在 84 GHz 下, 偏离主频 1 MHz 时的相位噪声为-105 d Bc/
35、Hz, 调谐带宽为 15.8%;采用 4 核结构的 VCO 比单核结构 VCO 的相位噪声下降了 6 d B。新的 400 Gbit/s 光纤连接的标准包括先进的多级脉冲辅助调制或离散多频调制格式, 需要输入带宽大于 32 GHz 的低功耗的 68 bit 的 ADC, 该 ADC 是基于高性能的跟踪和保持取样前端放大器。2016 年, K.Vasilakopoulos 等人17采用55 nm Bi C-MOS 技术实现了具有 MOS-HBT 开关的 108 GS/s 的跟踪与保持放大器 (track-and-hold amplifier, THA) , 带宽为 40 GHz, 总谐波失真与无
36、杂散动态范围分别为-49 和 55 d B。846m468m 面积的芯片内包含线性输入缓冲器、准电流型逻辑 MOS-HBT 采样开关 (THA 核) 、50 输出驱动器和直流108 GHz 的时钟放大器。采用 Si 技术能产生和辐射宽带皮秒级脉冲, 该脉冲可用于形成宽带太赫兹频谱仪, 产生高分辨率 3D 雷达成像以及能形成太赫兹通信链。2016 年, M.M.Assefzadeh 等人18采用 90 nm Bi CMOS 技术实现宽带0.031.3 THz 的信号源, 其辐射是基于芯片级全集成 42 脉冲辐射阵列, 成功实现 8 个单元的连贯的空间合成。合成后的信号达到 270 fs 的抖动,
37、 创纪录的 5.4 ps 的脉冲宽度, 峰值 EIRP 达到 30 d Bm。每个阵列的单元包含一个可编程延迟线, 其步长分辨率为 300 fs, 动态范围为 95 ps。在频域的测量上达到 1.032 THz。在 0.750 THz 下, 辐射脉冲的频率稳定度优于 2 Hz, 采用光学太赫兹采样系统进行时间域辐射信号测量。采用 E 波段的通信可用于服务水平较低的区域提供地对空回程的链接, 以提供互联网接入。E 波段与其他射频和毫米波波段在接入网络方面具有兼容性, 使其成为未来 5G 网络采用频段的重要候选。2017 年, N.Ebrahimi 等人19采用90 nm Bi C-MOS 技术实
38、现了具有宽带注入锁定振荡器 (injection locked oscillator, ILO) 的移相器的 7185 GHz 芯片级 4 元相控阵收发机。LO 移相器的优点是可在低频率下实现相移并分布在芯片上, 然后在每路收发机单元进行倍频;而 LO 调谐范围也得以倍频并能提供覆盖较宽的带宽, 同时低频 LO 信号避免了功率放大器的提升。该折叠共源共栅的 ILO 延伸了振荡器阵列的锁定范围, 频率倍频覆盖了 10 GHz 的调谐范围并具有 23 d B 的功率增益。每个 ILO路径覆盖超过300, 并展现出与相移范围相关的低幅度变化 (1 d B) , 以及各阵列单元之间良好的隔离度和幅度误
39、差 (0.5 d B) 。ILO 方法具有低相位噪声, 在整个相位调谐范围内, 偏离主频 1 MHz 处的相位噪声为-112 d Bc/Hz, 对于不同的相移态的相位噪声小于 2.5 d B, 所对应的相位误差小于2。芯片级 4 元相控阵收发机的面积为 3.4 mm2.1 mm, 3 d B 带宽为 16 GHz, 单元发射/接收增益均为 20 d B, 输出功率为 7.210 d Bm, 接收噪声为914 d B, 其采用 256 QAM 模式的传输速率为 6 Gbit/s。W 波段频谱 (75110 GHz) 应用较广, 如无线回送 (7176 和 8186 GHz) 和汽车雷达 (677
40、7 GHz) , 并可能用于 5G 通信。在 W 波段工作的叠层开关功率放大器中限制硅技术应用的效应有:寄生晶体管非理想性布局的寄生效应和芯片上无源元件的较低质量因子等。2017 年, K.Datta 等人20采用 90 nm Bi CMOS 技术实现了具有高击穿电压、高 fmax的多端口叠层晶体管拓扑的 W 波段功率放大器。高击穿电压、高fmax的多端口叠层晶体管技术中的布线技术是为了减轻布局寄生和有耗无源元件的有害效应, 其目的是在实现双极晶体管所需的阻抗网络的布局互连电容器COUT和 CB2的同时, 屏蔽敏感的中间集电极节点和有害的布局寄生电容和电感。采用该技术的 5 级 2 叠层开关功
41、率放大器在 85 GHz 的峰值输出功率为 22 d Bm, 增益为 17 d B, 峰值效率为 19.5%。2017 年, S.Hu 等人21采用 130 nm Bi CMOS 技术实现用于 5G 的 28, 37 和 39 GHz 的多波段、线性的芯片级多尔蒂功率放大器 (Doherty power amplifier, DPA) 。采用基于变压器的多尔蒂合成器使 PA 的功率回退效率和载波带宽明显增强。此外, 功率监控的自适应不平衡馈入方案提供了最佳主/辅 PA 的协同。芯片面积为 1.76 mm 的 DPA 在 28, 37和 39 GHz 下, 峰值输出功率分别为 16.8, 17.
42、1 和 17 d Bm, 峰值功率增益分别为 17.1, 16.6 和 18.2 d B, 峰值 PAE 分别为 20.3%, 22.6%和 21.4%。在上述 3 个 5G 频段, 演示了 500 MSym/s 64 QAM (3 Gbit/s) 信号的高效率和高线性放大的性能。1.3 RF LDMOS基于 Si MOS 工艺发展的 RF LDMOS 功率器件具有低成本、高可靠和大功率等特点, 在 P/L/S 波段的雷达和移动基站中有广泛应用。RF LDMOS 用于移动通信基站往往采用 DPA 技术, 其是由主放大器和峰值放大器所构成。在 LTE 应用中, 尽管宽带寄生吸收技术对于 DPA
43、设计是有效的, 但在 DPA 输出合成器的设计中需要考虑附加功能:一是在不同的器件终端, 由于峰值放大器的增益较低, 因此需要一个器件匹配网络以校正主放大器的负载调制;二是由于主放大器和峰值放大器中的器件之间的工作类别有差异, 导致在并联合成节点处的残余电容会降低峰值功率性能, 因此应使其最小化。2015 年, A.Cidronali 等人22基于补偿输出网络设计了 300 W Si LDMOS DPA, 提出了一种新的 DPA 输出合成器设计方法。该方法基于补偿输电线路等效原理, 既用于阻抗逆变器, 也用于峰值放大器匹配网络, 可视为一个整体。这种技术应用于 LDMOS DPA 的优化峰值功
44、率和效率的设计, 以适应 700950 MHz 带宽的 LTE 应用。该方法可实现主放大器和峰值放大器中的器件电容和封装寄生参量的宽带吸收。所制备的 DPA 样品, 经具有 20 MHz 带宽和 7.5 d B 峰值与平均功率比的 LTE 信号测试, 其平均漏效率为 37%46%, 全带宽的平均输出功率为 49 d Bm。DPA 是将 PA 扩展到高效率工作区域而不影响线性度的最成功的架构, 但是在实际制备的 DPA 中仍然观察到严重的 AM-AM 和调幅-调相 (AM-PM) 失真。2016 年, L.C.Nunes 等人23对Si LDMOS DPA 的 AM-PM 的非线性失真机理进行研
45、究。在实验中, DPA 的 AM-PM特性对所有输入功率水平不存在单调的相位迟延, 这与在单端模式工作中观察到的现象相反。相反, 当峰值 PA 进入工作时, 观察到相位达到平衡甚至存在相位超前的行为。分析结果表明, 在小信号时, 非线性漏源电容是导致相位迟滞的主因;而在高功率水平时, 输入栅漏之间的密勒电容是导致相位超前的主因。该机理分析已在采用 230 W Si LDMOS 晶体管制备的主放大器和峰值放大器, 并组成为 700 W1.8 GHz 不对称的 DPA 中得以验证。当前无线通信网络的发展趋势是小基站、增加数据速率和扩展工作带宽, 以适应多波段和多标准的应用, 这就要求功率放大器的器
46、件能工作在宽频带, 具有紧凑的尺寸, 低成本, 以及具有较高的线性、效率和功率增益等射频性能。在封装中包含多级放大器的集成 RF IC 正在替代传统的分立器件 PA。2016 年, S.Min 等人24报道了采用高 Q 值 Cu 集成无源器件 (integrated passive device, IPD) 的 20 W 宽带两级 LDMOS 功率放大器, 可用于多频带和多标准的基站。采用最新的 NXPsAirfast TM 的 LDMOS 技术设计与制备了双路和两级宽带 RF IC PA, 其工作频率覆盖 1.52.5 GHz, 非常适合多模式和多频带工作。该 RF IC 芯片包含相同的两路
47、, 在有源芯片中具有驱动晶体管的输入匹配网络、级间匹配网络和末级晶体管;而末级晶体管输出匹配网络是采用高 Q 值的 Cu IPD。在封装的中间制备了隔离的电子篱笆, 以减少潜在的不稳定性。该放大器在功率回退 10 d B 时, 在 1.82.5 GHz, 功率增益为 30 d B, 漏极效率为18%22%。该放大器在 NXP 公司的 AFD4400 DPD 装置系统中作为高功率的驱动放大器, 在 145 MHz 3C LTE 信号下, 平均输出功率为 36 d Bm 时的效率大于 27%, 校正邻道泄漏比为-57 d Bc。在手机和移动物联网的应用中不断要求增加功率效率和电池寿命。常用的方法是
48、要减少所用半导体器件的功耗和采用新的系统架构, 如包络跟踪和有源 PA 电源控制。2015 年, M.Zierak 等人25采用具有90 nm CMOS 工艺模块的 180 nm CMOS 高压 (high voltage, HV) 基线工艺, 开发了全隔离 Si RF LD-MOS, 可用于高效率移动功率变换和 RF 放大。自对准的RF LDMOS n 型 FET (NFET) 的特定的导通电阻 (R on) 为 0.94mm, 击穿电压大于 9 V, Ron和栅极电荷 Qgg的乘积 (开关优值) 为 8.3 mn C, 截止频率大于 43 GHz。互补的 p 型 FET (PFET) 的
49、Ron为 3.6mm, 截止频率大于 16 GHz。采用该 RF LDMOS 制备的集成 DC-DC 开关电源与传统的 5 V CMOS 的开关电源相比, 芯片面积减少为 40%, 栅驱动效率至少提高了 75%。射频 LDMOS 功率放大器芯片在 3 V 电源下, 在 2.4 和 5.8 GHz 时的功率增益分别为 18 和 12 d B, 1 d B 压缩功率密度为 22 d Bm/mm, 峰值 PAE 大于 70%。为了使功率放大器的功率效率达到最大化, 其通常工作在接近饱和区, 导致放大信号中形成非线性扰动。该非线性扰动引入了不必要的效应, 例如频谱的扩展、码间干扰和星座图的扭曲等。为了抵消非线性扰动, 通过估计非线性模型来实现 PA 的逆计算技术。2017 年, M.Schoukens 等人26报道了采用迭代学习控制技术获得 LDMOS功率放大器的逆计算。为了研究是否可以简化建模步骤, 采用反演迭代学习控制 (iterative learning control, ILC) 算法和最佳线性逼近相结合。采用ILC 框架对 LDMOS 功率放大器
