1、计算机软件与理论专业优秀论文 基于数据放大单元延迟方法的低功耗 Cache研究关键词：计算机功耗 数据块读取 敏感放大器摘要：在当代计算机系统中，处理器速度远远高于存储器的速度。Cache 技术是提高数据访问性能的经典技术，做为它们二者之间的重要的桥梁，已经在计算技术的多个方面得到了成功的应用，在计算机系统中的性能优化中发挥了重要的作用。但是 Cache同时也占据了处理器的大部分功耗。而研究 Cache的低功耗和高性能，对于计算机系统，特别是嵌入式系统的优化，都有着重要的意义。 Simplescalar 模拟器和 Wattch模拟器是基于计算机体系结构一级的模拟器，Simplescalar 模
2、拟器实现了流水和乱序的功能，而 Wattch模拟器在Simplescalar的基础上实现了功耗计算和 Cache的延迟计算。本文从高性能低功耗 Cache研究的角度对这两个模拟器的内核代码进行了深入地分析。 传统的组相联 Cache在访问一个数据块时，要同时访问一个组下面的所有路，这样极大地增加了访问的功耗。对于一个 n路组相联的 Cache，就有 n-1路的访问是无谓的。本文基于已有的数据放大单元延迟 Cache的模型，对其进行了修改，加入了有效位的预判，提出了一种新的带有效位预判的部分位比较数据放大单元延迟 Cache(PTC-V Cache)。它能够有效地减少无效位数据块读取的功耗。从而
3、减少 Cache的功耗，继而降低整个计算机系统的功耗。 在 Wattch模拟器上运行了 SPEC95测试程序进行实验，模拟实验结果表明当制造工艺为 0.13m时，PTC-V Cache 相比与部分位比较 Cache能够平均减少 12的功耗，最多时能够减少 40。对于传统的组相联 Cache，PTC-V Cache 能够平均降低 55的功耗。而当制造工艺为 0.35m 时，PTC-V Cache 相比与部分位比较 Cache能够平均减少 10的功耗，最多时能够减少 32。对于传统的组相联Cache，PTC-V Cache 能够平均降低 28的功耗。正文内容在当代计算机系统中，处理器速度远远高于存
4、储器的速度。Cache 技术是提高数据访问性能的经典技术，做为它们二者之间的重要的桥梁，已经在计算技术的多个方面得到了成功的应用，在计算机系统中的性能优化中发挥了重要的作用。但是 Cache同时也占据了处理器的大部分功耗。而研究 Cache的低功耗和高性能，对于计算机系统，特别是嵌入式系统的优化，都有着重要的意义。Simplescalar模拟器和 Wattch模拟器是基于计算机体系结构一级的模拟器，Simplescalar模拟器实现了流水和乱序的功能，而 Wattch模拟器在Simplescalar的基础上实现了功耗计算和 Cache的延迟计算。本文从高性能低功耗 Cache研究的角度对这两个
5、模拟器的内核代码进行了深入地分析。 传统的组相联 Cache在访问一个数据块时，要同时访问一个组下面的所有路，这样极大地增加了访问的功耗。对于一个 n路组相联的 Cache，就有 n-1路的访问是无谓的。本文基于已有的数据放大单元延迟 Cache的模型，对其进行了修改，加入了有效位的预判，提出了一种新的带有效位预判的部分位比较数据放大单元延迟 Cache(PTC-V Cache)。它能够有效地减少无效位数据块读取的功耗。从而减少 Cache的功耗，继而降低整个计算机系统的功耗。 在 Wattch模拟器上运行了 SPEC95测试程序进行实验，模拟实验结果表明当制造工艺为 0.13m时，PTC-V
6、 Cache 相比与部分位比较 Cache能够平均减少 12的功耗，最多时能够减少 40。对于传统的组相联 Cache，PTC-V Cache 能够平均降低 55的功耗。而当制造工艺为 0.35m 时，PTC-V Cache 相比与部分位比较 Cache能够平均减少 10的功耗，最多时能够减少 32。对于传统的组相联Cache，PTC-V Cache 能够平均降低 28的功耗。在当代计算机系统中，处理器速度远远高于存储器的速度。Cache 技术是提高数据访问性能的经典技术，做为它们二者之间的重要的桥梁，已经在计算技术的多个方面得到了成功的应用，在计算机系统中的性能优化中发挥了重要的作用。但是
7、Cache同时也占据了处理器的大部分功耗。而研究 Cache的低功耗和高性能，对于计算机系统，特别是嵌入式系统的优化，都有着重要的意义。 Simplescalar模拟器和 Wattch模拟器是基于计算机体系结构一级的模拟器，Simplescalar模拟器实现了流水和乱序的功能，而 Wattch模拟器在Simplescalar的基础上实现了功耗计算和 Cache的延迟计算。本文从高性能低功耗 Cache研究的角度对这两个模拟器的内核代码进行了深入地分析。 传统的组相联 Cache在访问一个数据块时，要同时访问一个组下面的所有路，这样极大地增加了访问的功耗。对于一个 n路组相联的 Cache，就有
8、 n-1路的访问是无谓的。本文基于已有的数据放大单元延迟 Cache的模型，对其进行了修改，加入了有效位的预判，提出了一种新的带有效位预判的部分位比较数据放大单元延迟 Cache(PTC-V Cache)。它能够有效地减少无效位数据块读取的功耗。从而减少 Cache的功耗，继而降低整个计算机系统的功耗。 在 Wattch模拟器上运行了 SPEC95测试程序进行实验，模拟实验结果表明当制造工艺为 0.13m时，PTC-V Cache 相比与部分位比较 Cache能够平均减少 12的功耗，最多时能够减少 40。对于传统的组相联 Cache，PTC-V Cache 能够平均降低 55的功耗。而当制造
9、工艺为 0.35m 时，PTC-V Cache 相比与部分位比较 Cache能够平均减少 10的功耗，最多时能够减少 32。对于传统的组相联Cache，PTC-V Cache 能够平均降低 28的功耗。在当代计算机系统中，处理器速度远远高于存储器的速度。Cache 技术是提高数据访问性能的经典技术，做为它们二者之间的重要的桥梁，已经在计算技术的多个方面得到了成功的应用，在计算机系统中的性能优化中发挥了重要的作用。但是 Cache同时也占据了处理器的大部分功耗。而研究 Cache的低功耗和高性能，对于计算机系统，特别是嵌入式系统的优化，都有着重要的意义。 Simplescalar模拟器和 Wat
10、tch模拟器是基于计算机体系结构一级的模拟器，Simplescalar模拟器实现了流水和乱序的功能，而 Wattch模拟器在Simplescalar的基础上实现了功耗计算和 Cache的延迟计算。本文从高性能低功耗 Cache研究的角度对这两个模拟器的内核代码进行了深入地分析。 传统的组相联 Cache在访问一个数据块时，要同时访问一个组下面的所有路，这样极大地增加了访问的功耗。对于一个 n路组相联的 Cache，就有 n-1路的访问是无谓的。本文基于已有的数据放大单元延迟 Cache的模型，对其进行了修改，加入了有效位的预判，提出了一种新的带有效位预判的部分位比较数据放大单元延迟 Cache
11、(PTC-V Cache)。它能够有效地减少无效位数据块读取的功耗。从而减少 Cache的功耗，继而降低整个计算机系统的功耗。 在 Wattch模拟器上运行了 SPEC95测试程序进行实验，模拟实验结果表明当制造工艺为 0.13m时，PTC-V Cache 相比与部分位比较 Cache能够平均减少 12的功耗，最多时能够减少 40。对于传统的组相联 Cache，PTC-V Cache 能够平均降低 55的功耗。而当制造工艺为 0.35m 时，PTC-V Cache 相比与部分位比较 Cache能够平均减少 10的功耗，最多时能够减少 32。对于传统的组相联Cache，PTC-V Cache 能
12、够平均降低 28的功耗。在当代计算机系统中，处理器速度远远高于存储器的速度。Cache 技术是提高数据访问性能的经典技术，做为它们二者之间的重要的桥梁，已经在计算技术的多个方面得到了成功的应用，在计算机系统中的性能优化中发挥了重要的作用。但是 Cache同时也占据了处理器的大部分功耗。而研究 Cache的低功耗和高性能，对于计算机系统，特别是嵌入式系统的优化，都有着重要的意义。 Simplescalar模拟器和 Wattch模拟器是基于计算机体系结构一级的模拟器，Simplescalar模拟器实现了流水和乱序的功能，而 Wattch模拟器在Simplescalar的基础上实现了功耗计算和 Ca
13、che的延迟计算。本文从高性能低功耗 Cache研究的角度对这两个模拟器的内核代码进行了深入地分析。 传统的组相联 Cache在访问一个数据块时，要同时访问一个组下面的所有路，这样极大地增加了访问的功耗。对于一个 n路组相联的 Cache，就有 n-1路的访问是无谓的。本文基于已有的数据放大单元延迟 Cache的模型，对其进行了修改，加入了有效位的预判，提出了一种新的带有效位预判的部分位比较数据放大单元延迟 Cache(PTC-V Cache)。它能够有效地减少无效位数据块读取的功耗。从而减少 Cache的功耗，继而降低整个计算机系统的功耗。 在 Wattch模拟器上运行了 SPEC95测试程
14、序进行实验，模拟实验结果表明当制造工艺为 0.13m时，PTC-V Cache 相比与部分位比较 Cache能够平均减少 12的功耗，最多时能够减少 40。对于传统的组相联 Cache，PTC-V Cache 能够平均降低 55的功耗。而当制造工艺为 0.35m 时，PTC-V Cache 相比与部分位比较 Cache能够平均减少 10的功耗，最多时能够减少 32。对于传统的组相联Cache，PTC-V Cache 能够平均降低 28的功耗。在当代计算机系统中，处理器速度远远高于存储器的速度。Cache 技术是提高数据访问性能的经典技术，做为它们二者之间的重要的桥梁，已经在计算技术的多个方面得
15、到了成功的应用，在计算机系统中的性能优化中发挥了重要的作用。但是 Cache同时也占据了处理器的大部分功耗。而研究 Cache的低功耗和高性能，对于计算机系统，特别是嵌入式系统的优化，都有着重要的意义。 Simplescalar模拟器和 Wattch模拟器是基于计算机体系结构一级的模拟器，Simplescalar模拟器实现了流水和乱序的功能，而 Wattch模拟器在Simplescalar的基础上实现了功耗计算和 Cache的延迟计算。本文从高性能低功耗 Cache研究的角度对这两个模拟器的内核代码进行了深入地分析。 传统的组相联 Cache在访问一个数据块时，要同时访问一个组下面的所有路，这
16、样极大地增加了访问的功耗。对于一个 n路组相联的 Cache，就有 n-1路的访问是无谓的。本文基于已有的数据放大单元延迟 Cache的模型，对其进行了修改，加入了有效位的预判，提出了一种新的带有效位预判的部分位比较数据放大单元延迟 Cache(PTC-V Cache)。它能够有效地减少无效位数据块读取的功耗。从而减少 Cache的功耗，继而降低整个计算机系统的功耗。 在 Wattch模拟器上运行了 SPEC95测试程序进行实验，模拟实验结果表明当制造工艺为 0.13m时，PTC-V Cache 相比与部分位比较 Cache能够平均减少 12的功耗，最多时能够减少 40。对于传统的组相联 Ca
17、che，PTC-V Cache 能够平均降低 55的功耗。而当制造工艺为 0.35m 时，PTC-V Cache 相比与部分位比较 Cache能够平均减少 10的功耗，最多时能够减少 32。对于传统的组相联Cache，PTC-V Cache 能够平均降低 28的功耗。在当代计算机系统中，处理器速度远远高于存储器的速度。Cache 技术是提高数据访问性能的经典技术，做为它们二者之间的重要的桥梁，已经在计算技术的多个方面得到了成功的应用，在计算机系统中的性能优化中发挥了重要的作用。但是 Cache同时也占据了处理器的大部分功耗。而研究 Cache的低功耗和高性能，对于计算机系统，特别是嵌入式系统的
18、优化，都有着重要的意义。 Simplescalar模拟器和 Wattch模拟器是基于计算机体系结构一级的模拟器，Simplescalar模拟器实现了流水和乱序的功能，而 Wattch模拟器在Simplescalar的基础上实现了功耗计算和 Cache的延迟计算。本文从高性能低功耗 Cache研究的角度对这两个模拟器的内核代码进行了深入地分析。 传统的组相联 Cache在访问一个数据块时，要同时访问一个组下面的所有路，这样极大地增加了访问的功耗。对于一个 n路组相联的 Cache，就有 n-1路的访问是无谓的。本文基于已有的数据放大单元延迟 Cache的模型，对其进行了修改，加入了有效位的预判，
19、提出了一种新的带有效位预判的部分位比较数据放大单元延迟 Cache(PTC-V Cache)。它能够有效地减少无效位数据块读取的功耗。从而减少 Cache的功耗，继而降低整个计算机系统的功耗。 在 Wattch模拟器上运行了 SPEC95测试程序进行实验，模拟实验结果表明当制造工艺为 0.13m时，PTC-V Cache 相比与部分位比较 Cache能够平均减少 12的功耗，最多时能够减少 40。对于传统的组相联 Cache，PTC-V Cache 能够平均降低 55的功耗。而当制造工艺为 0.35m 时，PTC-V Cache 相比与部分位比较 Cache能够平均减少 10的功耗，最多时能够
20、减少 32。对于传统的组相联Cache，PTC-V Cache 能够平均降低 28的功耗。在当代计算机系统中，处理器速度远远高于存储器的速度。Cache 技术是提高数据访问性能的经典技术，做为它们二者之间的重要的桥梁，已经在计算技术的多个方面得到了成功的应用，在计算机系统中的性能优化中发挥了重要的作用。但是 Cache同时也占据了处理器的大部分功耗。而研究 Cache的低功耗和高性能，对于计算机系统，特别是嵌入式系统的优化，都有着重要的意义。 Simplescalar模拟器和 Wattch模拟器是基于计算机体系结构一级的模拟器，Simplescalar模拟器实现了流水和乱序的功能，而 Watt
21、ch模拟器在Simplescalar的基础上实现了功耗计算和 Cache的延迟计算。本文从高性能低功耗 Cache研究的角度对这两个模拟器的内核代码进行了深入地分析。 传统的组相联 Cache在访问一个数据块时，要同时访问一个组下面的所有路，这样极大地增加了访问的功耗。对于一个 n路组相联的 Cache，就有 n-1路的访问是无谓的。本文基于已有的数据放大单元延迟 Cache的模型，对其进行了修改，加入了有效位的预判，提出了一种新的带有效位预判的部分位比较数据放大单元延迟 Cache(PTC-V Cache)。它能够有效地减少无效位数据块读取的功耗。从而减少 Cache的功耗，继而降低整个计算
22、机系统的功耗。 在 Wattch模拟器上运行了 SPEC95测试程序进行实验，模拟实验结果表明当制造工艺为 0.13m时，PTC-V Cache 相比与部分位比较 Cache能够平均减少 12的功耗，最多时能够减少 40。对于传统的组相联 Cache，PTC-V Cache 能够平均降低 55的功耗。而当制造工艺为 0.35m 时，PTC-V Cache 相比与部分位比较 Cache能够平均减少 10的功耗，最多时能够减少 32。对于传统的组相联Cache，PTC-V Cache 能够平均降低 28的功耗。在当代计算机系统中，处理器速度远远高于存储器的速度。Cache 技术是提高数据访问性能的
23、经典技术，做为它们二者之间的重要的桥梁，已经在计算技术的多个方面得到了成功的应用，在计算机系统中的性能优化中发挥了重要的作用。但是 Cache同时也占据了处理器的大部分功耗。而研究 Cache的低功耗和高性能，对于计算机系统，特别是嵌入式系统的优化，都有着重要的意义。 Simplescalar模拟器和 Wattch模拟器是基于计算机体系结构一级的模拟器，Simplescalar模拟器实现了流水和乱序的功能，而 Wattch模拟器在Simplescalar的基础上实现了功耗计算和 Cache的延迟计算。本文从高性能低功耗 Cache研究的角度对这两个模拟器的内核代码进行了深入地分析。 传统的组相
24、联 Cache在访问一个数据块时，要同时访问一个组下面的所有路，这样极大地增加了访问的功耗。对于一个 n路组相联的 Cache，就有 n-1路的访问是无谓的。本文基于已有的数据放大单元延迟 Cache的模型，对其进行了修改，加入了有效位的预判，提出了一种新的带有效位预判的部分位比较数据放大单元延迟 Cache(PTC-V Cache)。它能够有效地减少无效位数据块读取的功耗。从而减少 Cache的功耗，继而降低整个计算机系统的功耗。 在 Wattch模拟器上运行了 SPEC95测试程序进行实验，模拟实验结果表明当制造工艺为 0.13m时，PTC-V Cache 相比与部分位比较 Cache能够
25、平均减少 12的功耗，最多时能够减少 40。对于传统的组相联 Cache，PTC-V Cache 能够平均降低 55的功耗。而当制造工艺为 0.35m 时，PTC-V Cache 相比与部分位比较 Cache能够平均减少 10的功耗，最多时能够减少 32。对于传统的组相联Cache，PTC-V Cache 能够平均降低 28的功耗。在当代计算机系统中，处理器速度远远高于存储器的速度。Cache 技术是提高数据访问性能的经典技术，做为它们二者之间的重要的桥梁，已经在计算技术的多个方面得到了成功的应用，在计算机系统中的性能优化中发挥了重要的作用。但是 Cache同时也占据了处理器的大部分功耗。而研
26、究 Cache的低功耗和高性能，对于计算机系统，特别是嵌入式系统的优化，都有着重要的意义。 Simplescalar模拟器和 Wattch模拟器是基于计算机体系结构一级的模拟器，Simplescalar模拟器实现了流水和乱序的功能，而 Wattch模拟器在Simplescalar的基础上实现了功耗计算和 Cache的延迟计算。本文从高性能低功耗 Cache研究的角度对这两个模拟器的内核代码进行了深入地分析。 传统的组相联 Cache在访问一个数据块时，要同时访问一个组下面的所有路，这样极大地增加了访问的功耗。对于一个 n路组相联的 Cache，就有 n-1路的访问是无谓的。本文基于已有的数据放
27、大单元延迟 Cache的模型，对其进行了修改，加入了有效位的预判，提出了一种新的带有效位预判的部分位比较数据放大单元延迟 Cache(PTC-V Cache)。它能够有效地减少无效位数据块读取的功耗。从而减少 Cache的功耗，继而降低整个计算机系统的功耗。 在 Wattch模拟器上运行了 SPEC95测试程序进行实验，模拟实验结果表明当制造工艺为 0.13m时，PTC-V Cache 相比与部分位比较 Cache能够平均减少 12的功耗，最多时能够减少 40。对于传统的组相联 Cache，PTC-V Cache 能够平均降低 55的功耗。而当制造工艺为 0.35m 时，PTC-V Cache
28、 相比与部分位比较 Cache能够平均减少 10的功耗，最多时能够减少 32。对于传统的组相联Cache，PTC-V Cache 能够平均降低 28的功耗。在当代计算机系统中，处理器速度远远高于存储器的速度。Cache 技术是提高数据访问性能的经典技术，做为它们二者之间的重要的桥梁，已经在计算技术的多个方面得到了成功的应用，在计算机系统中的性能优化中发挥了重要的作用。但是 Cache同时也占据了处理器的大部分功耗。而研究 Cache的低功耗和高性能，对于计算机系统，特别是嵌入式系统的优化，都有着重要的意义。 Simplescalar模拟器和 Wattch模拟器是基于计算机体系结构一级的模拟器，
29、Simplescalar模拟器实现了流水和乱序的功能，而 Wattch模拟器在Simplescalar的基础上实现了功耗计算和 Cache的延迟计算。本文从高性能低功耗 Cache研究的角度对这两个模拟器的内核代码进行了深入地分析。 传统的组相联 Cache在访问一个数据块时，要同时访问一个组下面的所有路，这样极大地增加了访问的功耗。对于一个 n路组相联的 Cache，就有 n-1路的访问是无谓的。本文基于已有的数据放大单元延迟 Cache的模型，对其进行了修改，加入了有效位的预判，提出了一种新的带有效位预判的部分位比较数据放大单元延迟 Cache(PTC-V Cache)。它能够有效地减少无
30、效位数据块读取的功耗。从而减少 Cache的功耗，继而降低整个计算机系统的功耗。 在 Wattch模拟器上运行了 SPEC95测试程序进行实验，模拟实验结果表明当制造工艺为 0.13m时，PTC-V Cache 相比与部分位比较 Cache能够平均减少 12的功耗，最多时能够减少 40。对于传统的组相联 Cache，PTC-V Cache 能够平均降低 55的功耗。而当制造工艺为 0.35m 时，PTC-V Cache 相比与部分位比较 Cache能够平均减少 10的功耗，最多时能够减少 32。对于传统的组相联Cache，PTC-V Cache 能够平均降低 28的功耗。特别提醒 ：正文内容由
31、 PDF文件转码生成，如您电脑未有相应转换码，则无法显示正文内容，请您下载相应软件，下载地址为 http:/ 。如还不能显示，可以联系我 q q 1627550258 ，提供原格式文档。我们还可提供代笔服务，价格优惠，服务周到，包您通过。“垐垯櫃 换烫梯葺铑?endstreamendobj2x滌甸?*U 躆 跦?l, 墀 VGi?o嫅#4K 錶 c#x 刔 彟 2Z皙笜?D 剧珞 H鏋 Kx 時 k,褝仆? 稀?i 攸闥-) 荮vJ 釔絓|?殢 D蘰厣?籶(柶胊?07 姻Rl 遜 ee醳 B?苒?甊袝 t弟l?%G趓毘 N蒖與叚繜羇坯嵎憛?U?Xd* 蛥?-.臟兄+鮶 m4嵸/E 厤U 閄 r塎偨匰忓tQL 綹 eb?抔搉 ok怊 J?l?庮 蔘?唍*舶裤爞 K誵Xr 蛈翏磾寚缳 nE駔殞梕 壦 e櫫蹴友搇6 碪近躍邀 8顪?zFi?U 钮 嬧撯暼坻7/?W?3RQ 碚螅 T憚磴炬 B- 垥 n國 0fw丮“eI?a揦(?7 鳁?H?弋睟栴?霽 N濎嬄! 盯 鼴蝔 4sxr?溣?檝皞咃 hi#?攊(?v 擗谂馿鏤刊 x 偨棆鯍抰Lyy|y 箲丽膈淢 m7汍衂法瀶?鴫 C?Q 貖 澔?wC(?9m.Ek?腅僼碓 靔 奲?D| 疑維 d袣箈 Q| 榉慓採紤婏(鞄-h-蜪7I冑?匨+蘮.-懸 6鶚?蚧?铒鷈?叛牪?蹾 rR?*t? 檸?籕
