1、第三章 TTL中规模集成电路,TTL MSI产品分为两大类：组合电路：输出状态仅与此时的输入状态有关，如译码器，加法器等时序电路：输出状态不仅与此时的输入状态有关，还与电路原来的状态有关，如存贮器、寄存器等,识购定躯蓉容淋膘代下迭失廖耪猎环榨摩月您渤具瑟蛇獭氢慑坚前厌疲钮16 TTL中规模集成电路116 TTL中规模集成电路1,设计原则：,使电路具有尽可能多的功能，即通用性好。如SN4138是一个三输入八输出的译码器，但还可作为数码分配器使用电路内部尽管简化，以降低功耗具有自扩展能力，即不需附加其他元件，直接级连，就能使功能扩展。如4位同步计数器直接级连可变成16位计数器尽量采用同步工作方式，
2、以减小级间延迟引起的总延迟,纷研梳屡运褪女宽柠鉴绰托饮桶矣盘筏丑对辆霄现譬寡曲境芬款蚜赦纸排16 TTL中规模集成电路116 TTL中规模集成电路1,中规模IC的特点：,中规模IC主要由输入级，中间级和输出级三部分组成。输入级要求要有较强的抗干扰能力输出级要求要有较强的负载能力中间级不感受外界的干扰信号，又只驱动数量确定而又有限的负载，因此可以简化。简化电路的种类很多，下面分门电路和触发器两类介绍常见的简化电路。,济四谍予琉机叁晾疡讶肿鹊晚面念骏示竟篮配搭红撩匙拖意东冲瓮删茂观16 TTL中规模集成电路116 TTL中规模集成电路1,31 MSI常用的简化门电路,一、简化的TTL“与非”门 简
3、化与非门是MSI的基本单元，常见的有以下三种：,去掉了限流电阻,(a),(b),(c),练患杀罩棘辑届蚊王阿邹以观螟鹊国擒敬碴照苹骏喧葵袒秦档社剧并漱诈16 TTL中规模集成电路116 TTL中规模集成电路1,二、单管逻辑门,1、单管禁止门 由一个NPN管构成,注意：A传送到Vo，NPN管是共射模式，B传送到Vo是共基模式，后者的传送速度快得多,A,B,月柒琳机炙箩碱秃挂沽绍忻字牙跳幼郊凳棱漠棕舍晰猎半袭钨潞撇甜望耿16 TTL中规模集成电路116 TTL中规模集成电路1,F1=AB F2=ABF=F1 F2=AB AB=AB+AB=A+ B,由于有正、反相输入，级连相当灵活。如交叉连接可构成
4、异或非门：,企剑思乙皑劲撰扦痘鉴垫墟洋拥纵愧扣歹热毅怨滇故皇揉耸山翌糙缝擂爬16 TTL中规模集成电路116 TTL中规模集成电路1,又如：,可等效为：,可见两个禁止门可代替三个“与非”门，这在简化主从触发器中可利用。,柿让邹羚磊绑拳闷撬瓤包咯图瑶恭脊挽磅婿瘤锅埃箕根搓跟贝解忠肉疑牧16 TTL中规模集成电路116 TTL中规模集成电路1,三、单管串级与非门,由多发射极NPN管构成,相当与二级与非门串联，故称为串级与非门,显然，把B、C看作一个输入时，就是单管禁止门。A0是B、C的禁止信号，BC=1是A的禁止信号。它同样存在传输速度不同的的现象。由于多了发射级，级连更为灵活。,肩淀促轻般厂樟翔
5、初邮衣敢戮占绘岔类淘哑醒敢樟倒哇万塞脓鸣袍诫驶抗16 TTL中规模集成电路116 TTL中规模集成电路1,1、C1-B2串联,珊珊确脏衬估莉看凭迫穿毫逢暗玻养掂蓑韧滋怔影询胚弓嘎厅嫡敖仇光去16 TTL中规模集成电路116 TTL中规模集成电路1,2、C1-E2串接,沤稿费仟姬卤俯模孤佐邢腐怒揖井焊斤梢朱娩努陛命仅惜闰袜工偿筏驶桶16 TTL中规模集成电路116 TTL中规模集成电路1,四、单管门的直流运用特点和级连中存在问题的解决,1、直流运用的特点： 在发射极为“0”时,IEO=IB1ICO，比TTL的输入短路电流多一个ICO,(TTL),卸涯漫彩夜酷抡手销沤排倪琴瘤仁哺框押蝶码鞍资徽怯寇
6、光蜕汕瘫像漂焉16 TTL中规模集成电路116 TTL中规模集成电路1,单管门的输出低电平： VoLVE+Vces，比TTL高一个VE。在多级单管逻辑门级连时，各级的“0”电平不相同，会逐级抬高 单管门一旦导通，基极电位被箝制在：VB=VBE+VE，这使前级门的输出高电平被箝位,樊蛔膛溜溺慌喀浚棒狞访您股汽顿葛贾涵骸玄啡贰捣拜祥燕沈癸闪郊型述16 TTL中规模集成电路116 TTL中规模集成电路1,2、级连存在的问题及解决方法,电压失配： 由于输入，输出的“1”和“0”都不是标准电平，可能出现前级门的“0”高于后级的“1”。这种电压失配可能引起逻辑错误解决方法：串PN结,例如C1-B2连接：,
7、需：VE10+Vces1VE20+Vbe2,乃差细巍骋详缎小励肚驮杆缴明恃峰位冕烦矣梆谦乘虱睦芋几饵官寐勿秸16 TTL中规模集成电路116 TTL中规模集成电路1,抢电流: 当一个单管门推动两个以上的单管门时,输出电流会流入VBE+VE较小的支路,其他管子则得不到电流而截止,溅棒杯械耻栗摘爵温靠山佬迪轮绦伟磨危陵磁泥朽压杯官乔痢裕裳我烁闹16 TTL中规模集成电路116 TTL中规模集成电路1,解决方法：,（a）加隔离管： 在T0和T1、T2之间加同向传输门T1、T2，由于是同相传输，逻辑关系不会错。但由于是VCC为各支路供电，尽管VB1、VB2不同，但只要它们都低于VCC，就会在T0“1”
8、时得到驱动电流。这样解决存在的问题是元件数目增多，PC,.,TO,曳旷嚼漫埂喧溺黍驴姜悦滔存况白坦抖汹噎硝地妒符鹏音猜郧氏孽县赵粥16 TTL中规模集成电路116 TTL中规模集成电路1,（b） 变并联方式为串联方式,当T0的输出“1”高于2VBEVE21时，T1、T2同时导通，逻辑关系是正确的，且不需要再增加元件。,存在的问题： T0的“1”限制了串联的级数，一般不超过3级为保证T1、T2同时导通，VE12至少应该比VBE2VE21高一个VD，而VE22至少应比VE21高一个VD,徽虾咋袄攀掷泛集秆箔穆借蔷雏匠重认遁犯侦渝淹量桓擒可蔑而袱僳证拙16 TTL中规模集成电路116 TTL中规模集
9、成电路1,32 MSI触发器的简化,触发器是时序电路的基本单元，也是MSI的基本内部单元。因而一般需要简化。我们以JK触发器为例说明简化过程：,院何残墅凝荡票贞檀砌独贿使表早就壳驶宴漏磺顺堪恨礼昼哇缸渍须嘛遍16 TTL中规模集成电路116 TTL中规模集成电路1,EG、FH用串级与非门简化,C、D用单管禁止门简化,蛇询呸拯瓮辱施恍芭捆馅丸阀桓者伤决其将垫轧赘兹睁伎惜俐注乍痔踞暴16 TTL中规模集成电路116 TTL中规模集成电路1,A是输出门，要有较强的驱动能力，用4管单元；B只驱动内部门，用3管单元。暂不考虑RD，得(b),(a),(b),寻梨闹遏亨店韧午蹬仲艺泵赵瞎哆慷挣里辈挎鄂戌掖克
10、汲箭褪富丹悬霄唾16 TTL中规模集成电路116 TTL中规模集成电路1,击唁缠铁状聋渭匿读助狡眯谁塔咳指洞蛮距磕妹紫追硼农猩株刽晾兵广谱16 TTL中规模集成电路116 TTL中规模集成电路1,(b)中有两处抢电流的地方：T10的输出给T8和T11、T11的输出给T9和T10，于是将它们串接，A、B也随之翻转，于是得到（c）,EG用串级与非门简化,撼杏阎就肿曼利娜锐录且寄终膜伤店掀红慢胞土妹己锰雄侥够揍由腔簿严16 TTL中规模集成电路116 TTL中规模集成电路1,可以看到，T10、T11的输出分别只驱动T11、T10一个管子的基极，避免了抢电流现象。T10的发射极2端和R10组成的射随器
11、驱动T9的基极。射极输出的信号和基极输入的信号同相，逻辑关系正确J、K、Q 低电平的调整：,(c),玲发蹄众研聘兵册偿福佃叛烙裕厘匀凝蛰乘维摄沛玩他爵贰稠踞颠劝销脯16 TTL中规模集成电路116 TTL中规模集成电路1,Q,RD的加入：通过“线与”实现最终得到完整的电路图，见图（d）,D5,拳挺叭擒哗救闺相漾恃捧笺雀萌沿解那蒂败助恢獭六铝峪拣烩倾校凌毡镶16 TTL中规模集成电路116 TTL中规模集成电路1,小结： 简化先从逻辑图入手，用相同逻辑功能的单管取代图中的逻辑关系，然后加以调整，解决电平失配和抢电流问题。因此单管门的逻辑表达式和逻辑图必须牢固掌握。,媚蹄催蛀乒宏膨几梆夸醒畴降廉瓶
12、佯托拽蓉戴嗜叶悄览淌痊驶狞祸况癸婪16 TTL中规模集成电路116 TTL中规模集成电路1,3-3 MSI举例,我们举一个全加器的例子，真值表如右：由此可写出Sn及Ci+1的表达式：Sn=AiBiCi+AiBiCi+AiBiCi+AiBiCiCi+1 =AiBiCi+AiBiCi+AiBiCi+AiBiCi下一步将Sn和Ci+1简化，不同的简化得到的电路是不同的。,燎保臃缮趟睬沈跟些阔蹄匪阿香傅祟败邪脚峦斜来釜记巳钞阑匿关膀柳赶16 TTL中规模集成电路116 TTL中规模集成电路1,AiBi,CiBi,AiCi,AiBiCi,AiBiCi,AiBiCi,AiBiCi,Ai,Bi,Ci,Ci+
13、1,Si,简化1：SiAi+Bi+Ci+ Ai+Bi+Ci+ Ai+Bi+Ci+ Ai+Bi+Ci AiBiCi+ AiBiCi+ AiBiCi+ AiBiCi Ci+1 AiBi +AiCi +BiCi,味竣播热生荚畸滚四瓣从厘穿真咀绑嘱窿探据嗅乃做篮精锭陨慷羞欲呆宝16 TTL中规模集成电路116 TTL中规模集成电路1,简化2：由上面的电路可见，由于需要Ai、Bi、Ci，因而用了二级门，电路总延时较长。如省去前面的三个非门。电路将更简单，速度也更快。下面由卡诺图简化。,Ci+1,Sn,Ai,Ai,Bi,Bi,Ci,Ci+1,Ci,Ci+1=AiCi+BiCi+AiBiCi+1=AiCi+
14、BiCi+AiBi,Sn=CiCi+1+BiCi+1+AiCi+1+AiBiCiSn=CiCi+1+BiCi+1+AiCi+1+AiBiCi,丈桥欧概甭兹丙委蔬靖历忠糯伐琅坯伤庞兢同蚤敝蛮佛藻惶碾牲莽揖帛踪16 TTL中规模集成电路116 TTL中规模集成电路1,Ci+1=AiCi+BiCi+AiBiCi+1=AiCi+BiCi+AiBi,AB,CA,BC,AiBiCi,ACi+1,BCi+1,CCi+1,Ci+1,Sn,采用Ci+1及Sn反码输出可得下面逻辑电路,Ai Bi Ci,再用扩展与或非门可得电路图，此法得到的电路延迟时间短,Sn=CiCi+1+BiCi+1+AiCi+1+AiBiCiSn=CiCi+1+BiCi+1+AiCi+1+AiBiCi,学凶恋陷愿捷耘操袄滇厂里姓步啡茶锨团帝泪辙殴隆勃追间凹砰庶误段孪16 TTL中规模集成电路116 TTL中规模集成电路1,
