1、MOV 指令，能实现以下操作： CPU 内部寄存器之间数据的任意传送(除了码段寄存器 CS 和指令指针 IP 以外)。 立即数传送至 CPU 内部的通用寄存器组( 即 AX、BX 、CX、DX、BP、SP、SI、DI)，给这些寄存器赋初值。 CPU 内部寄存器(除了 CS 和 IP 以外) 与存储器 (所有寻址方式)之间的数据传送，可以实现一个字节或一个字的传送。 能实现用立即数给存储单元赋初值。 立即数传送MOV CL,4 ；CL4，字节传送MOV DX,0FFH ；DX00FFH，字传送MOV SI,200H ；SI0200H，字传送MOV BVAR,0AH ；字节传送 ；假设 BVAR
2、是一个字节变量,定义如下:BVAR DB 0MOV WVAR,0BH ；字传送 ；假设 wvar 是一个字变量，定义如下：wvar dw 0寄存器传送mov ah,al ；ahal，字节传送mov bvar,ch ；bvarch ，字节传送mov ax,bx ；axbx ，字传送mov ds,ax ；dsax，字传送mov bx,al ；bxal ，字节传送存储器传送mov al,bx ；alds:bxmov dx,bp ；dxss:bp+0mov dx,bp+4 ；dxss:bp+4mov es,si ；esds:si段寄存器传送MOV SI,DSMOV AX,DS ；AXDSMOV ES,
3、AX ；ESAXDS 注意：MOV 指令不能在两个存储器之间进行数据直接传送。MOV 指令不能在两个段寄存器之间进行数据直接传送。立即数不能直接传送给段寄存器。目的操作数不能为 CS 和 IP。其中（1） 、 （2）的传送可用通用寄存器作为中介，用两条传送指令；例： MOV AL，AREA1MOV AREA2，AL 非法指令的主要现象：两个操作数的类型不一致无法确定是字节量还是字量操作两个操作数都是存储器段寄存器的操作有一些限制 目的操作数不能是立即寻址方式。 源操作数与目的操作数不能同时为存储器寻址方式，即两个内存单元之间不能直接传送数据。 立即数不能直接送段寄存器，即段寄存器只能通过寄存器
4、或存储单元传送数据。 两个段寄存器之间不允许直接传送数据。 不允许给 CS、IP、PSW 三个寄存器传送数据，即这 3 个寄存器的值用户无权改变。 源操作数和目的操作数必须字长相等。 MOV 指令不影响标志位。交换指令通用寄存器与通用寄存器之间交换通用寄存器与累加器之间交换通用寄存器或存储器之间交换注意：不能在两存储单元之间交换，段寄存器与指令 指针 IP 也不能作为一个源或目标操作数。数据传送指令源、目操作数长度必须一致。源、目操作数不能同时是存储器操作数。源、目操作数不能同时是段寄存器。立即数和代码段寄存器 CS 不能作目操作数。当目操作数是段寄存器时，源操作数不能是立即数。可以使用段寄存
5、器的指令：MOV、PUSH 、POP。除 SAHF、POPF 指令外，其它数传指令的执行不影响标志位。第五章第五章最小组态和最大组态的比较最小组态和最大组态的比较1）不同之处最小模式下 系统控制信号 直接由 8086 提供；最大模式下因系统复杂，芯片数量较多，为提高驱动能力和改善总线控制能力，大多数的系统控制信号由总线控制器 8288 提供最小模式下最小模式下 8086的的 31、 30脚提供一组脚提供一组 总线请求总线请求 /响应信号响应信号 （ HOLD、 HLDA） ，而最大模式下，而最大模式下 8086的的31、 30脚将提供两组总线请求脚将提供两组总线请求 /响应信号（响应信号（ R
6、Q/GT0、 RQ/GT1） 。2）相同之处：8086的低位地址线与数据线复用，为保证地址信号维持足够的时间，需使用ALE信号将低位 地址线锁存 （通过锁存器8282） ，以形成真正的系统地址总线； 8086 的数据线通过的数据线通过 数据收发数据收发 器器 8286 后形成系统数据总线，以增大驱动能力，数据收发器主要由后形成系统数据总线，以增大驱动能力，数据收发器主要由 DEN和和 DT/R 两个信号控制。两个信号控制。 1. 最小模式下的读操作最小模式下的读操作CPU从存储器或外设端口读取数据从存储器或外设端口读取数据T1状态状态用用 M/IO指出指出 CPU访问内存还是访问内存还是 I
7、O端口。在整个读总线周期保持有效。端口。在整个读总线周期保持有效。地址锁存：输出地址锁存：输出 20位物理地址；位物理地址； ALE输出地址锁存有效信号；输出地址锁存有效信号； 输出高八位数据是否有效信号输出高八位数据是否有效信号BHE若接总线收发器，则若接总线收发器，则 DT R 输出输出 “0”。在整个读总线周期保持有效。在整个读总线周期保持有效。T2状态状态地址信号撤消地址信号撤消AD15 AD0高阻；高阻； A19/S6 A15/S3 输出状态信息输出状态信息 S6 S3; 输出状态信息输出状态信息 S7 （无意义）（无意义） .7/由由 RD输出读有效信号输出读有效信号接有总线收发器
8、时，接有总线收发器时， DEN输出有效信号，数据允许输出有效信号，数据允许T3状态状态 :数据送到数据总线数据送到数据总线T4状态状态 :在在 T4状态和前一个状态交界的下降沿处，状态和前一个状态交界的下降沿处， CPU采样数据总线，获得数据。采样数据总线，获得数据。2. 最小模式下的写操作最小模式下的写操作T1状态状态1、 用用 M/IO指出指出 CPU访问内存还是访问内存还是 I O端口。端口。在整个写总线周期保持有效。在整个写总线周期保持有效。2、 地址锁存：输出地址锁存：输出 20位物理地址；位物理地址； ALE输出地址锁存有效信号；输出地址锁存有效信号； 输出高八位数据是否有效信号。
9、输出高八位数据是否有效信号。BHE3、 若接总线收发器，则若接总线收发器，则 DT 输出输出 “1”。在整个写总线周期保持。在整个写总线周期保持。RT2状态状态1、 AD15 AD0由地址切换到数据，并一直保持到由地址切换到数据，并一直保持到 T4。A19/S6 A15/S3由地址切换到状态信息由地址切换到状态信息 S6 S3; 输出状态信息输出状态信息 S7 （无意义）（无意义） 。7/BHE2、 CPU发出发出 WR有效信号有效信号3、 接有总线收发器时，接有总线收发器时， DEN输出有效信号，数据允许输出有效信号，数据允许T3状状 态态CPU继续提供状态信息和数据，并且继续保持继续提供状
10、态信息和数据，并且继续保持 WR、 M IO及及 DEN有效。有效。T4状态状态最大模式下的读、写操作特点最大模式下的读、写操作特点1、 总线操作的控制信号总线操作的控制信号 ALE、 DEN和和 DT/R及命令信号由总线控制器发出及命令信号由总线控制器发出2、 总线控制器根据总线控制器根据 产生总线操作的命令信号，因此，时序图中含产生总线操作的命令信号，因此，时序图中含012S、 012S、3、 最大模式下的写操作时序中两个提前的写信号最大模式下的写操作时序中两个提前的写信号 和和 比普通的写信号比普通的写信号 和和 超超AWCIOMWTCIO前了整整一个时钟周期。可使一些较慢的设备或存储器
11、芯片得到一个额外的时钟周期执行写操作前了整整一个时钟周期。可使一些较慢的设备或存储器芯片得到一个额外的时钟周期执行写操作例：将例：将 SRAM 6264芯片与系统连接，使其地址范围为：芯片与系统连接，使其地址范围为： 38000H39FFFH和和 78000H79FFFH 。A18不参与译码0011 1000 000 0011 1001 1110111 1000 000 0111 1001 111例1 存储器6264 8KB芯片工作在F0000HF1FFFH内存空间，画出和系统的连线图。6264 系统总线：地址线：A0-A12-地址线：A0-A12数据线：D0-D7-数据线：D0-D7-WEM
12、EW-ORCS2接+5V电源CS1高位地址译码例2：存储器6264 8KB芯片工作在80000H81FFFH内存空间，画出和系统的连线图。第七章第七章1、查询传送的特点是：工作可靠，适用面宽，但传送效率低2、查询传送的两个环节 查询环节寻址状态口读取状态寄存器的标志位若不就绪就继续查询，直至就绪 传送环节寻址数据口是输入，通过输入指令从数据端口读入数据是输出，通过输出指令向数据端口输出数据3、 中断传送方式：大大提高了中断传送方式：大大提高了 CPU的效率，允许的效率，允许 CPU与外设同时工作。与外设同时工作。4、直接数据通道传送(DMA)方式：外设存储器，外设存储器，中间不通过CPU ,CPU释放总线，由DMA控制器管理，数据传输速率取决于存储器的速，度比中断的效率更高。5、DAM传送方式：单字节方式、字节组方式（字符） 。6、 DMA方式与中断方式的主要区别：方式与中断方式的主要区别：80000H80000H81FFFH依靠硬件而不使用程序只能数据传送（I/O）优先级高于中端方式
