1、LED芯片封装缺陷检测方法研究12020 年 4 月 19 日资料内容仅供参考，如有不当或者侵权，请联系本人改正或者删除。LED(Light-emitting diode)由于寿命长、能耗低等优点被广泛地应用于指示、 显示等领域。可靠性、 稳定性及高出光率是 LED取代现有照明光源必须考虑的因素。封装工艺是影响 LED 功能作用的主要因素之一 , 封装工艺关键工序有装架、压焊、 封装。由于封装工艺本身的原因 , 导致 LED 封装过程中存在诸多缺陷 (如重复焊接、芯片电 极氧化等 ), 统计数据显示 1-2: 焊接系统的失效占整个半导体失效模式的比例是25% 30%, 在国内 3, 由于受到设
2、备和产量的双重限制 , 多数生 产厂家采用人工焊接的方法, 焊接系统不合格占不合格总数的40%以上。从使用角度分析, LED封装过程中产生的缺陷 , 虽然使用初期并不影响其光电性能, 但 在以后的使用过程中会逐渐暴露出来并导致器件失效。在LED 的某些应用领域 , 如高精密航天器材 , 其潜在的缺陷比那些立即出现致命性失效的缺陷危害更大。因此 , 如何在封装过程中实现对LED芯片的检测、 阻断存在缺陷的LED 进入后序封装工序 , 从而降低生产成本、 提高产品的质量、避免使用存在缺陷的 LED 造成 重大损失就成为LED 封装行业急需解决的难题。当前 , LED 产业的检测技术主要集中于封装前
3、晶片级的检测 4-5 及封装完成后的成品级检测 6-7, 而国内针对封装过程中 LED 的检测技 术尚不成熟。本文在 LED 芯片非接触检测方法的基础上 8-9, 在 LED 引脚式封装过程中 , 利用 p-n 结光生伏特效应 , 分析了封装缺陷对光照射 LED 芯 片在引线支架中产生的回路光22020 年 4 月 19 日资料内容仅供参考，如有不当或者侵权，请联系本人改正或者删除。电流的影响 , 采用电磁感应定律测量该回路光电流, 实现LED封装过程中芯片质量及封装缺陷的检测。1 理论分析1.1 p-n 结的光生伏特效应 m 根据 p-n 结光生伏特效应 , 光生电流 IL 表示为 :式中
4、, A 为 p-n 结面积 , q 是电子电量 , Ln、 Lp 分别为电子和空穴的扩散长度 , J 表示以光子数计算的平均光强 , 为 p-n 结材料的吸收系 数 , 是量子产额 , 即每吸收一个光子产生的电子一空穴对数。在 LED 引脚式封装过程中 , 每个 LED 芯片是被固定在引线支架上的 , LED 芯片经过压焊金丝 (铝丝 )与引线支架形成了闭合回路 ,如图 1。若忽略 引线支架电阻 , LED 支架回路光电流等于芯片光生电流 IL 。可见 , 当 p-n 结材料和掺杂浓度一定时 , 支架回路光电流与光照强度 I 成正比。32020 年 4 月 19 日资料内容仅供参考，如有不当或
5、者侵权，请联系本人改正或者删除。1.2 封装缺陷机理LED芯片受到腐蚀因素影响或沾染油污时, 在芯片电极表面生成一层非金属膜 , 产生封装缺陷 11 。电极表面存在非金属膜层的 LED 芯片压焊工 序后 , 焊接处形成金属一介质 -金属结构 , 也称为隧道结。当一定强度的光照射在 LED 芯片上 , 若 LED 芯片失效支架回路无光电流流过若非金属膜层足够厚 , 只有极少数电子能够隧穿膜层势垒 , LED 支架回路也无光电流流过 ;若非金属膜层较薄, 由于 LED 芯片光生电流在隧道结两侧形成电场 , 电子主要以场,致发射的 方式隧穿膜层 , 流过单位面积膜层的电流可表示为12 。其中 q 为
6、电子电量 , m 为电子质量 , 矗为普朗克常数 , vx 、vy、 vz 分别是电子在 x、 y、 z 方向的隧穿速度 , T(x) 为电子的隧穿概率。又任意 势垒的电子隧穿概率可表示为 1342020 年 4 月 19 日资料内容仅供参考，如有不当或者侵权，请联系本人改正或者删除。其中 jin 、 jout 。分别是进入膜层和穿过膜层的电流密度, x 指向为芯片电极表面到压焊点, 为膜层中z 方向任意点的势垒, E 是垂直芯片电极表面速度为vx 电子的能量。图 2 为在电场 f 作用 F芯片电极表面的势垒图, 其中 EF 为费米能级 , U 为电子发射势垒。由图52020 年 4 月 19 日
