1、第七章存储器和可编程逻辑器件思考题1.存储器的地址码的位数与存储容量有什么关系？存储器的容量由地址码的位数n 和字的位数m 决定。n 位地址码， m 位字长的RAM 内含 2nm 个存储单元 ,称为 2n 字 m 位的 RAM 。如 n=10 ,m = 4则 RAM 的容量210 41024 字 4 位 1K 4如 n=11 ,m = 4则 RAM 的容量2114 2048 字 4 位 2K 42.MOS 型静态 RAM 和动态 RAM 相比较的优缺点？动态 RAM 的突出优点是容量大、功耗低，缺点是要求定期刷新；静态RAM 不需要刷新，因而使用方便，缺点是每个存储单元需6 个 MOS 管，与
2、动态RAM 相比，容量较小、功耗较大。3 RAM 的主要参数有哪些？RAM 的容量和工作速度是其主要的技术参数。4为什么说RAM 属于时序逻辑电路，ROM 属于组合逻辑电路？RAM 存储单元必须具有置数和保持功能，在不进行读写操作时RAM 保存它所存储的信息，在进行读操作时，RAM 的输出和电路以前的状态有关，因此RAM 属于时序逻辑电路。对于 ROM 来说，若把地址码视为输入变量，输出的每一位数据随地址码改变而改变，这取决于 ROM 阵列中的开关元件是接通还是断开，即ROM 任一时刻的输出仅仅取决于该时刻的输入地址码， 因此 ROM 属于组合逻辑电路， 其地址译码器是一个与门构成的阵列 （与
3、阵），存储单元矩阵是一个或门的阵列（或阵） 。5.PROM 、 PLA 和 PAL 如何实现组合逻辑函数？PROM 与阵（地址译码器）是不可编的，或阵（存储单元矩阵）是可编的，因此ROM按标准与或表达式即最小项表达式编程。1 / 4根据如下 ROM 阵列结构示意图，实现逻辑函数D1 、D2 、D3 、D4 如下所示。D1ABABABD2ABABD3ABABD4ABAB可编逻辑阵列PLA 按照最简与或表达式编程，它的与阵和或阵都是可编的。根据教材248页图 7.3.1 的实例，与阵的输出P1 和 P2 为：或阵的输出 F1和 F2 为：P2AB A BP1ABA BF1P1P2A B A BF2
4、P1A B可编阵列逻辑PAL 与阵可编而或阵不可编，编程时按照需要将与阵中的某些熔丝烧断，如图所示为用PAL 实现异或函数的熔丝图。6.什么是 GAL ？通用阵列逻辑GAL 是 CMOS 工艺的、可多次编程的器件，GAL 用 EEPROM 的浮栅隧道管取代了 PAL 中的熔丝， 可以进行100 次以上的多次编程。GAL 和 PAL 一样， 有一个可编程的与阵和一个不可编程的或阵，但为了通用，GAL在或阵之后接一个输出逻辑宏单元（OLMC ），可实现不同的输出模式（组合电路型输出模式、寄存器型输出模式），构成多种组合电路或时序电路。2 / 4练习题1用一个ROM 实现如下两个函数：F1ABC DACABCDF2 ACDBC解： F1ABC DACABCDm ( 1, 2, 6, 10, 11, 12, 13,14, 15)F1ACDBCm (0, 1, 3, 7, 8, 9, 10, 11, 12, 13, 14, 15)W15W14W13W12W11W10W9W8W7W6W5W4W3W2W1W0F1F22用一个PLA 实现如下两个函数：F1ABCBDBC DE F EFF2ABCFBDBEF3 / 4AABBCCDDEEFFF1F24 / 4
