1、“计算机电路基础（1）“ 学习辅导第五章 组合逻辑电路一 编码器编码将字母、数字、符号等信息编成一组二进制代码。二进制编码器用n位二进制代码对2 n个信号进行编码的电路称为二进制编码器。为8线3线编码器功能真值表见表1，输入为高电平有效。表1 编码器真值表输 入 输 出I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A01 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 10 0 00 0 10 1
2、 00 1 11 0 01 0 11 1 01 1 1优先编码器优先编码器允许同时输入两个以上的编码信号，编码器给所有的输入信号规定了优先顺序，当多个输入信号同时出现时，只对其中优先级最高的一个进行编码。74148是一种常用的8线-3线优先编码器。其功能如表2 所示，其中I 0I 7为编码输入端，低电平有效。A 0A 2为编码输出端，也为低电平有效，即反码输出。其他功能：（1）EI为使能输入端，低电平有效。（2）优先顺序为I 7I 0，即I 7的优先级最高，然后是I 6、I 5、I 0。（3）GS为编码器的工作标志，低电平有效。（4）EO为使能输出端，高电平有效。2表2 74148优先编码器真
3、值表输 入 输 出EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO1 0 1 1 1 1 1 1 1 10 00 0 10 0 1 10 0 1 1 10 0 1 1 1 10 0 1 1 1 1 10 0 1 1 1 1 1 10 0 1 1 1 1 1 1 11 1 1 1 11 1 1 1 00 0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 0 1二 译码器译码器将输入代码转换成特定的输出信号。常见的译码器有2线4线译码器、3线8线译码器、4线16线译码器等。集成译码
4、器1.二进制译码器7413874138是一种典型的二进制译码器，它有3个输入端A 2、A 1、A 0，8个输出端Y 0Y7，所以常称为3线8线译码器。输出为低电平有效，G 1、G 2A和G 2B为使能输入端。表3 3线8 线译码器74138功能表输 入 输 出G1 G2A G2B A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 10 1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 11
5、1 1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 031译码器的扩展利用译码器的使能端可以方便地扩展译码器的容量。图4.2.4所示是将两片74138扩展为4线16线译码器。其工作原理为：当E1时，两个译码器都禁止工作，输出全1；当E0时，译码器工作。这时，如果A 3=0，高位片禁止，低位片工作，输出Y 0Y 7由输入二进制代码A2AlA0决定；如果 A3=1，低位片禁止，高位片工作，
6、输出Y 8Y 15由输入二进制代码A2AlA0决定。从而实现了4线16线译码器功能。G1 G2AG2B74138(2)0A1A2A 1G 2AG 2BG74138(1)A 1 A2 A 012 AA 01A3A E016 2YY YY4 Y5 YY 3Y7914 10YY YY12Y13Y 11Y152Y7Y Y Y YY5 4 3 016 YY5Y7Y Y Y YY5 4 3 016 YYY8图4.2.4 两片74138扩展为4线16线译码器2实现组合逻辑电路 由于译码器的每个输出端分别与一个最小项相对应，因此辅以适当的门电路，便可实现任何组合逻辑函数。例1 试用译码器和门电路实现逻辑函数A
7、CBL解：（1）将逻辑函数转换成最小项表达式，再转换成与非与非形式。=m3+m5+m6+m7= 7653m（2）该函数有三个变量，所以选用3线8线译码器74138。用一片74138加一个与非门就可实现逻辑函数L，逻辑图如图4.2.5所示。1G 0A74138G2A 2B1 2AG AY 1YY Y2Y YY7 3Y456 0A B C1 0 0L图 4.2.5 例 4.2.1逻 辑 图4三 数据选择器数据选择器根据地址选择码从多路输入数据中选择一路，送到输出。常用的数据选择器有4选1、8选1、16选1等多种类型。1数据选择器的扩展作为一种集成器件，最大规模的数据选择器是16选1。如果需要更大规
8、模的数据选择器，可进行扩展。用两片74151和3个门电路组成的16选1的数据选择器电路如图4.3.4所示。D01D2D3D4D5D6D7DG 0A1A2AY Y74151(2)0D1DD2D34D5D6D7DG 0A1AA2Y Y74151(1)Y Y 1 11D12 43 5DD 2A 3D 0D DD13D D2 DDD D14 11 8 1910 1 DDA 615D A A 70图4.3.4 用两片74151组成的16选1数据选择器的逻辑图2实现组合逻辑函数 （1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。 例2 试用8选1数据选择器7
9、4151实现逻辑函数ACBL将逻辑函数转换成最小项表达式=m3+m5+m6+m7B将输入变量接至数据选择器的地址输入端，即A=A 2，B=A 1，C=A 0。输出变量接至数据选择器的输出端，即L=Y。将逻辑函数L 的最小项表达式与 74151的功能表相比较，显然，L式中出现的最小项，对应的数据输入端应接1，L式中没出现的最小项，对应的数据输入端应接0。即D 3=D5=D6=D7=1；D 0=D1=D2=D4=0。画出连线图如图所示。5YA D 3474151G 7 DDD D 16 2 DY1 D D 02 A 5A 0A B CL01图 4.3.5 例 4.3.1逻 辑 图 （2）当逻辑函数
10、的变量个数大于数据选择器的地址输入变量个数时，应分离出多余的变量，把它们加到适当的数据输入端。例3 试用4选1数据选择器实现逻辑函数：ACBL解：由于函数L有三个输入信号A、B、C，而4选1仅有两个地址端A 1和A 0，所以选A、B接到地址输入端，且A=A 1，B =A0。将C加到适当的数据输入端。画出连线图如图所示。四 数值比较器数值比较器对两个位数相同的二进制整数进行数值比较并判定其大小关系。11位数值比较器2考虑低位比较结果的多位比较器1位数值比较器只能对两个1位二进制数进行比较。而实用的比较器一般是多位的，而且考虑低位的比较结果。A 1、B 1、A 0、B 0为数值输入端，I AB 、
11、I AB 、I AB 为级联输入端，是为了实现2位以上数码比较时，输入低位片比较结果而设置的。F AB 、F AB 、F AB 为本位片三种不同比较结果输出端。表4 2位数值比较器的真值表数值输入 级联输入 输 出A1 B1 A0 B0 IAB IAB IAB FAB FAB FABA1B 1A1B 1A1B 1A1B 1 A0B 0A0B 0 1 0 00 1 01 0 00 1 0A 3 DD 12 DY1 D 0A0A B 01 C4选 1数 据 选 择 器L图 4.3.6 例 4.3.2逻 辑 图6A1B 1A1B 1A1B 1A0B 0A0B 0A0B 01 0 00 1 00 0
12、11 0 00 1 00 0 11集成数值比较器74857485是典型的集成4位二进制数比较器。2集成数值比较器的应用（1）单片应用。一片7485可以对两个4位二进制数进行比较，此时级联输入端I AB 、I AB 、I AB 应分别接0、0、1。当参与比较的二进制数少于4位时，高位多余输入端可同时接0或1。（2）数值比较器的位数扩展。串联扩展方式，如图所示。A0B0A1B1A2B2A3B3FABFABABIABIABFABI7485（ 1）A0B01A1BA2B23A3BABFABF IABABIABFIAB7485（ 2）F ABFFAB AB2 BB 0 AA3 2 13 01B AA B
13、6 BB 4 AA7 6 57 45B AA B001五 加法器 全加器在多位数加法运算时，除最低位外，其他各位都需要考虑低位送来的进位。全加器具有这种功能。全加器的真值表如表4.5.2所示。表中的A i和B i分别表示被加数和加数输入，C i-1表示来自相邻低位的进位输入。S i为本位和输出，C i为向相邻高位的进位输出。表5 全加器的真值表输 入 输 出Ai Bi CI-1 Si Ci 0 0 00 0 10 1 00 1 11 0 01 0 10 0 1 0 1 0 0 1 1 0 0 1 71 1 01 1 10 1 1 1 由真值表直接写出S i和C i的输出逻辑函数表达式，再经代数法化简和转换得： 1ii1ii1ii1i CBABAiiiiiii )()( 1ii1ii1ii1iii -
