1、Chapter1 数制和数码1.1 数制转换：Binary、Octal、Decimal、HexadecimalBD：数字乘以其位权。BO：三位一组BH：四位一组DB：法一：整数部分：除以二，得到由余数以及最后的商（0 或 1）组成的值，它们的位权依次为 20,21,22。小数部分：乘以二，结果小于 1，则标志位为 0；大于 1则标志位为 1，再将结果减去 1 后作下一轮乘以二，这样也得到一组值，它们的位权依次为 2(-1),2(-2),2(-3)。法二：拼凑，将该数与 2n 作比较。DO、DH 都是先将 DB，然后 BO、BHO 和 H 间转换都是以 B 为桥梁。1.2 原码、反码、补码正数：
2、原码=反码=补码负数：反码不变符号位，其他取反；补码先反码，再在最低位加 11.3 二进制数的计算加：逢二进一减：借一当二。A-B 在计算机中是 A（补）+（-B） （补） ，得到是结果的补码。乘：移位累加除：长除法。同十进制，除数（n 位） ，若被除数最高的 n 位大于除数，则开始写商，不然在 n+1 位开始。1.4 二进制数码对十进制数 09 编码，需要四位二进制，主要有：有权码：8421 码、2421 码、5211 码无权码：格雷码、余 3 码、循环余 3 码有权码的位权即为名称中的数字；格雷码相邻两数只有一位数码产生变化，且无法用计算式表达。Chapter2 逻辑函数及其简化2.1 逻
3、辑运算变量取值：0、1，逻辑运算 1+1=1，而算数运算 1+1=0。基本运算：与、或、非与门：YABAB或门：YA+B非门：Y衍生运算：与非、或非、同或、异或与非：或非：同或：异或：总结：逻辑符号中，与是&，或是 1，非是 1；电路符号中，与是包子型，或是月亮型，非是小环。2.2 逻辑代数的运算规则2.2.1 公式、定律1 基本公式加法（或）：注意 A+A+A+=A 加法重叠规律。乘法（与）：注意 AAA=A 乘法重叠规律。2 运算定律结合律：加法、乘法分配律：注意 A+BC=（A+B）（A+C）交换律：加法、乘法反演律：或非=非与、与非=非或（与=非或非、或=非与非）3 吸收定律（吸收冗余
4、项） AB4 其他公式 CABDAB2.2.2 运算法则1.代入规则：因为只可取 0 或 1，所以可用式子替量。2.反演规则：对于任一逻辑表达式，原变量换成反变量、反变量换成原变量、与变非、非变与、0 换成 1、1 换成 0，两个表达式相等。注意： 即与数量无关。FEDCBADEF3.对偶规则：两个式子相等，则其各自的对偶式也相等。对偶式：与变或、或变与、1 变 0、0 变 1总结：这些性质、定律、规则之所以成立，都是因为逻辑运算的自变量是布尔量。2.3 逻辑函数的代数变换及简化逻辑函数的表示方法：逻辑表达式、逻辑图、真值表、卡诺图2.4 逻辑函数的标准形式：最大项表达式、最小项表达式最大项：
5、逻辑函数中所有自变量（原变量或者反变量）的或项。任何函数都可以被其最大项之积唯一描述。将这些最大项罗列出来，译码得到一个十进制数，即为最大项的编号。 )( D)CBA()CB()DCB(AD)C,BL(A用 最 大 项 编 号 N最小项：逻辑函数中所有自变量（原变量或者反变量）的与项。任何函数都可以被其最小项之和唯一描述。将这些最小项罗列出来，译码得到一个十进制数，即为最小项的编号。 )( DCBACBDABCABCD),L(用 最 小 项 编 号 m同一函数的最大项表达式和最小项表达式的关系：二者的编号互补。实际应用中，常用最小项表达式来表示一个逻辑函数，这是由于加比乘方便。2.5 逻辑函数
6、的卡诺图表示卡诺图其实就是方格表，每个方格对应自变量的一组取值，注意图中 m 下标的变化，这是由于横、纵两向相邻的自变量取值只变化一个。用卡诺图表示最小项表达式（L=） ，则 1 表示原变量，0 表示反变量，也即变量的二进制编码对应最小项编号时，L=1；用卡诺图表示最大项表达式（L=） ，则 1 表示反变量，0 表示原变量，也即变量二进制编码对应最大项编号时，L=0。卡诺图（最小项表达）的化简：相邻两个方格为 1，对比其自变量的二进制编码，有变化的量则消去，留下不变量，且 1 为原变量，0 为反变量。注意化简时要把卡诺图当成一个无缝连接的立体。两次合并方格，至少有一个小方格是不同的。00 01
7、 11 1000 0m132m01 457611 1213151410 89m0ABCDChapter3 逻辑门电路3.1 分立元件门电路3.1.1 二极管开关特性正向导通，反向截止如果二极管外接正向电压，只要该电压值超过二极管的正向开启电压 ，二极管导通，thV而其正向电压将维持在锗管 0.2V，硅管 0.7V，流经二极管的电流较大，可以认为相当于开关闭合。如果二极管外接反向电压，只要该电压不超过反向击穿电压 ，或者小于 的BRth正向电压，流过二级干的电流很小，此时相当于开关断开。3.1.2 三极管的开关特性（以 NPN 管为例）三极管的三极：基极 B(Base)、发射极 E(Emitte
8、r)、集电极 C(Collector)。三极管三种工作状态：截止、放大、饱和，截止：发射结反偏、集电结反偏，相当于开关断开。条件： 0BI放大：发射结正偏、集电结反偏， （ 为集电极的饱和电流）/0CSBIS饱和：发射结正偏、集电结正偏，相当于开关闭合。条件： /CSBI三极管的工作状态，主要看三极管脚的电位。在数字电路中，NPN 型三极管的集电极电压决定其本身的工作状态，若该电压信号为高电平时，则该三极管处于饱和导通状态，若该电压信号为低电平，则该三极管处于截止状态。3.1.3 MOS 管的开关特性（以增强型为例）栅极 G（Gate） 、漏极 D（Drain） 、源极 S（source） 。
9、开启电压 ：MOS 管工作在截止区，漏源电流 基本为 0，输出电压 GSUT DSi DSU，MOS 管处于“断开“状态。D开启电压 UT：MOS 管工作在导通区，漏源电流 = /( + )。其中，GS DSiDRSrrDS 为 MOS 管导通时的漏源电阻。输出电压 = /( + ),如果DSUrS ，则 0V，MOS 管处于“接通“状态。DSrRDSU三极管是流控元件，MOS 管是压控元件；三极管开关速度慢，开关损耗大，驱动损耗大，导通损耗也大；三极管便宜，MOS 管贵。3.2 TTL 集成逻辑门为了让多个逻辑门电路输出能够实现并联连接使用（线与） ，常用的电路形式有两种：一种称为集电极开路
10、门电路（OC open collector gate） ；另一种为三态输出逻辑门电路（TS three state output gate）Chapter 4 组合逻辑电路逻辑电路分为两大类：组合逻辑电路（Combination logic circuit）和时序逻辑电路(Sequential logic circuit)组合逻辑电路特点1.输入域输出之间一般没有反馈回路；2.电路中没有记忆单元；3.当输入信号的状态组合改变时，输出状态也随之改变。竞争与冒险 Competition&Risk竞争：组合电路中，某一输入变量经不同路径传输后，到达电路中某一汇合点的时间有先有后，此乃竞争。冒险：由于
11、竞争而使电路输出发生瞬间错误的现象。如果一个自变量的原变量和反变量都出现在逻辑函数中，那么就有产生竞争，但竞争未必产生冒险。判断方法：1.代数法：如果函数表达式经过化简出现 ，则会出现负向毛刺，称为 0 型AF冒险，如果函数表达式经过化简出现 ，则会出现正向毛刺，称为 1 型冒险。与门 或门 非门FD1D2AB+12V R1 DR2A F+12V+3VFD1D2AB -12V2.卡诺图法：消除竞争冒险的方法1.加滤波电路（并联电容、串接积分电路）2.加选通信号（加使能端，避开毛刺）3.增加冗余项Chapter5 中规模组合逻辑集成电路与应用集成电路的规模：SSI:small scale int
12、egration 小规模MSI:medium scale integration 中规模LSI:large scale integration 大规模VLSI:very large scale integration 超大规模5.1 编码器数字电路中，用二进制代码表示有关的信号称为二进制编码。优先编码器允许多个输入信号同时有效，但是只按照其中优先级别最高的有效输入信号编码，对优先级别低的输入信号不予理睬。5.2 译码器把二进制代码转换成对应的高低电平，表示特定对象的过程称为译码。5.3 数据选择器（multiplexer MUX）有 位地址输入、 位数据输入、1 位输出，每次在地址输入的控制下
13、，从多路输入n2n2数据中选择一路输出。5.4 数据分配器（demultiplexer DEMUX）又称多路分配器，功能与数据选择器相反，将一路输入数据按 n 位辞职分送到 个数n2据输出端上。5.5 数值比较器比较两数的大小。5.6 加法器一位加法器：1 位半加器：仅仅实现两个 1 位二进制数相加逻辑功能的逻辑电路称为半加器，输入为两个二进制数 A 和 B，输出为和数 和进位数 。oSoCCSo1 位全加器：不仅实现两个 1 位二进制数相加逻辑功能，还考虑到了低位进位进行相加的逻辑电路称为全加器，其输入为两个 1 位二进制数 A 和 B 及低位的进位数 ，其输出nC为和数 及进位数 。oSo
14、CABCABnn)()(o用 n 片 1 位全加器芯片能做出 n 位全加器，但是，由于逐次进位需要时间 ，所以最pdt高位等待的时间为 n ，这会影响运行速度。因此便出现具有超前进位功能的逻辑电路结pdt构。Chapter6 触发器6.1 触发器：具有记忆功能，是构成时序逻辑电路的基本单元。触发器特点：1.两个互补的输出端 和 ，两者状态相反，有两稳定状态1 态和 0 态，故又称Q为双稳态触发器2.状态变化称为翻转，引起翻转的信号称为触发信号。一旦触发器发生翻转，触发信号就可以撤销，但触发器状态维持不变。3.时序工作。除了基本 RS 触发器外，其他触发器的触发信号的有效作用时间，都需要时钟脉冲
15、（上升沿、下降沿、中间某一点） 。触发脉冲作用前的输出状态定义为“现态” ，用 表示，而触发脉冲作用后的触发器输出状态定义为次态，用 表示。nQ 1nQ6.2 触发器的电路结构及工作原理基本 RS 触发器：电路形式有两种：与非门结构和或非门结构。触发器的输入和输出之间有四种情况：1. =01 时，无论 状态是什么，都有 =1，则 =0，即不论触发器原来处RSnQ1nQ1n于什么状态都将变为 0 状态，这种情况称为基本 RS 触发器置 0 或复位，R 端称为基本 RS触发器的置 0 端，或者复位端。2. =10 时，无论 状态是什么，都有 =1，即不论触发器原来处于什么状态都n1n将变为 1 状
16、态，这种情况称为基本 RS 触发器置 1 或置位，S 端称为基本 RS 触发器的置 1端，或者置位端。3. =11 时，可知 = ，即保持原状态，原来的状态被触发器存储起来，体现RS1nQ图 6-1 与非门结构基本 RS 触发器了触发器的记忆功能。4. =00 时， = =1，这不符合触发器输出端互补的逻辑关系。因此触发器RS1nQ不允许出现这种情况，因此可以得到基本 RS 触发器的约束条件： 1SR进一步可以得到基本 RS 触发器的逻辑表达式：或非门组成的基本 RS 触发器的逻辑表达式：总结：与非门基本 RS 触发器的关键在于利用 0 能封锁与非门，或非门基本 RS 触发器的关键在于 1 能
17、封锁或非门。同步 RS 触发器：在基本 RS 触发器的基础上，加上控制逻辑电路，由控制脉冲CP（control pulse）控制。CP=1 期间接受输入信号， CP=0 时状态保持不变。S、R 之间SR=0 的约束。或非门型的同步 RS 触发器的控制逻辑电路也是两个与非门构成。主从 RS 触发器：由两个同样的同步 RS 触发器组成，主触发器的触发信号能决定从触发器的触发信号，二者之间通过一个非门连接。特点：1. 由两个同步 RS 触发器组成，受互补始终信号控制；2. 触发器的输出在时钟脉冲信号发生跳变（下降沿）时，发生翻转。主从 JK 触发器：在主从 RS 触发器的基础上，输出端分别连接到主触
18、发器作为其输入量之一。特点：1.主从 JK 触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，CP=1期间接受输入信号，CP 下降沿到来时触发翻转。2.输入信号 J、K 之间没有约束。3.存在一次变化问题。主从 D 触发器：在 JK 触发器的基础上，若在输入信号 K 之前加上一反相器后和 J 相连，是主从 JK 触Qnn1SRnn图 6-2 同步 RS 触发器（与非门型）发器两输入信号互补，则构成主从 D 触发器。主从 T 触发器将 JK 触发器的输入信号 J 和 K 连接在一起，即 J=K=T 则构成 T 触发器。触发器是当 T=1 时的 T 触发器。Chapter7 时序逻辑电
19、路的分析与设计7.1 时序逻辑电路概述时序电路的基本特点：1.具有记忆功能的元件2.具有反馈通道，使记忆下来的状态能在下一时刻影响电路。同步时序电路：电路中的各个触发器都统一在一个时钟脉冲作用下工作异步时序电路：电路中的各个触发器可以在不同的时钟脉冲作用下工作时序电路还可以分为：米里型（Mealy）输出状态不仅与存储电路的状态有关，还与输入有关；摩尔型（Moore）输出状态仅与存储电路的状态有关。时序电路的描述方法：逻辑方程、状态转换表（状态表） 、状态转换图（状态图） 、时序图（波形图） 。7.2 同步时序逻辑电路设计步骤：1.逻辑抽象2.状态化简3.状态编码4.确定触发器类型5.画出电路逻
20、辑图，检查电路自启动情况7.3 异步时序逻辑异步时序逻辑电路需要确定每一个触发器的时钟信号，列出相应的时钟方程，判断各个触发器在何时能够进行状态的改变。Chapter8 常用时序集成器件8.1 计数器利用 JK 触发器，通过对其输入、脉冲的不同连接方法，可以组成二进制同步计数器，二进制异步计数器、十进制计数器等多种加减法计数器。集成计数器芯片 74LS161 是 4 位二进制同步加法计数器，双列直插标准封装集成计数器主要作为分频、定时、计时和脉冲节拍产生器等使用。用集成计数器构成任意进制的计数器，具体方法包括反馈清零法（基数反馈到清零端） 、反馈置零法、反馈置数法。分频表示变化频率是原脉冲的
21、N 分之一，也即周期是原脉冲的 N 倍。8.2 锁存器和移位寄存器8.2.1 锁存器锁存器：也称寄存器，计算机和数字电子系统中用于存储二进制代码等运算数据的一种逻辑器件。仅有并行输入、输出数据功能的寄存器习惯称为锁存器；具有串行输入、输出数据功能的，或者同时具有串行和并行输入、输出数据功能的寄存器称为移位寄存器。移位寄存器又称为串行输入寄存器，分为右移位寄存器、左移位寄存器和双向寄存器。锁存器仅用于存储二进制代码，在 CP 信号作用下，其存储数码的存储时间是一个时钟脉冲周期。触发器是构成存储器的主要逻辑部件，每个触发器存储一位二进制数码。对于只有两态输出的寄存器，一般用 D 触发器作为其基本单
22、元，对于有三态输出的寄存器，则由三态或门构成。8.2.2 移位寄存器（左、右、双向）寄存器在每个时钟脉冲 CP 控制信号的作用下，存储的数据依次由低向高移动一位称为左移位寄存器，反之则为右移位寄存器几个边沿 D 触发器串接，且采用同一时钟脉冲信号，后一个触发器的输入时前一个的输出，在每次触发信号产生作用时，后一个触发器的现态为前一触发器的次态，因此保证了数据的移位。移位寄存器的作用1.环形计数器2.扭环形计数器3.序列脉冲发生器Chapter9 555 定时器及多谐振荡器9.1 555 定时器9.1.1 555 定时器的结构及工作原理555 定时器的内部结构：1.三个电阻构成基准电压电路2.两
23、个运算放大器构成单门限电压比较器3.两个与非门构成基本 RS 触发器4.双极性三极管构成放电开关电路。dischargeCC& & 1RSTG5k5k5k12V RvvvCC DICI1I2OOv,(1)(7)(2)(6)(5)(8) (4)(3)电 源 复 位12658 437Ov,vI2vI1vvICVCCvO555(a) (b)DR阈 值 输 入控 制 电 压触 发 输 入放 电 端图 9-1 555 集成电路内部结构图图 9-2 555 定时器构成的施密特触发器为了电路的可靠，应该避免出现最后一种情况。对电路的分析关键还是在于对基本 RS触发器的分析。9.1.2 施密特触发器施密特触发
24、器：将 555 定时器的两个输入端连接，再将高位基准电压点和放电端连接（中间接一电容消除由输出信号突变引起的干扰） ，即构成施密特触发器。施密特触发器分为两种，同相型和异相型，同相型指输入电平由低到高的过程中，输出是低电平，而异相型却是高电平，即根据输入的初始状态与输出的状态判断同相或异相。1265VCC RDO555 3Ov7vvI2I1vIC8 412IvCCV VCC2RttvIOv 123 CCVCC1V3(a)电 路 图 (b)波 形 图v施密特触发器特点：1.具有两个门限电压，门限电压之差叫回差电压。2.不管输入信号的变化速度多大，输出信号电压的转换具有突变性（输出波形接近于理想的
25、矩形脉冲信号） 。施密特触发器的应用：整形、滤波。9.1.3 用 555 定时器构成的单稳态触发器单稳态触发器：电路达到稳定后，只有一个稳定状态的触发器。特点：1.输出可高可低，但稳定的输出状态是唯一的。2.在外界出发信号作用下，输出进入暂稳态，暂稳态与稳态一定是反相的。电路会自动由暂稳态回到稳态。3.暂稳态的维持时间取决于电路的参数，而与外界的触发信号脉冲宽度和幅度无关（输出脉冲宽度就是暂稳态维持时间，也就是定时电容的充电时间。 ） 。9.1.4 用 555 定时器构成的多谐振荡器多谐振荡器是指一种能够产生矩形脉冲信号的电路，产生的脉冲信号具有较为陡峭的矩形脉冲信号的上升沿和下降沿。一个理想
26、的矩形脉冲信号电压波形，可以用傅里叶级数展开成为具有基波正弦分量和基波频率整数倍的各次谐波分量，所以矩形脉冲波是一种多谐波，把能够产生矩形脉冲波的电路结构成为多谐振荡器电路或者多谐振荡器。其他形式的多谐振荡器：1.对称式多谐振荡器2.环形多谐振荡器3.石英晶体多谐振荡器Chapter10 半导体存储器和可编程器件半导体存储器是现代数字系统特别是计算机系统中的重要组成部件，它可分为 RAM 和ROM 两大类，绝大多数属于 MOS 工艺制成的大规模数字集成电路。半导体存储器分为只读存储器（Read Only Memory，ROM）和随机存储器（Random Access Memory，RAM） ，
27、ROM 是一种非易失性的存储器，它存储的是固定数据，一般只能被读出。根据数据写入方式的不同，ROM 又可分成固定 ROM 和可编程 ROM（Progrmmable Read Only Memory,PROM） 。后者又可细分为紫外光擦除 EPROM（Ultra-violet erasable programmable read only memory） 、电擦除 E2PROM（electrically erasable programmable read only memory）等，特别是 E2ROM 和快闪存储器可以进行电擦写，已兼有了 RAM 的特性。RAM 是一种时序逻辑电路，具有记忆功
28、能。其它存储的数据随电源断电而消失，因此是一种易失性的读写存储器。它包含有 SRAM（static 静态）和DRAM（dynamic 动态）两种类型，前者用触发器记忆数据，后者靠 MOS 管栅极电容存储数据。因此，在不停电的情况下，SRAM 的数据可以长久保持，而 DRAM 则必需定期刷新。10.1 RAMRAM 的结构：存储矩阵、地址译码器、读写控制器、输入/输出控制、片选控制等几部分存 储 矩 阵读 /写控 制 器控 制 器地址译码器地址码输片 选读 /写 控 制输 入 /输 出入入图 101 RAM 的结构示意框图1.存储矩阵：RAM 的核心部分是一个寄存器矩阵，用来存储信息，称为存储矩
29、阵。输入信号分为行线和列线，在大容量 RAM 中，地址码的输入可以采用分时输入的方式，使行、列输入信号共用同一组地址线上，先输的地址码存放在地址存储器上，这种方法至多可以节省一半的地址接线。2.址译码器：址译码器的作用，是将寄存器地址所对应的二进制数译成有效的行选信号和列选信号，从而选中该存储单元。3. 读/写控制：访问 RAM 时，对被选中的寄存器，究竟是读还是写，通过读/写控制线进行控制。如果是读，则被选中单元存储的数据经数据线、输入/输出线传送给 CPU；如果是写，则 CPU 将数据经过输入/输出线、数据线存入被选中单元。4. 输入/输出：RAM 通过输入/ 输出端与计算机的中央处理单元
30、（CPU）交换数据，读出时它是输出端，写入时它是输入端，即一线二用，由读/ 写控制线控制。5. 片选控制：受到 RAM 集成度的影响，存储系统一般是由多片 RAM 组成，同一时刻，CPU 只能访问某些 RAM，因此就要通过片选控制选择存储器的使用状态。RAM 写操作的时序：（1）将欲写入单元的地址加到存储器的地址输入端；（2）在选片信号 CS 端加上有效电平，使 RAM 选通；（3）将待写入的数据加到数据输入端；（4）在 WR/线上加入低电平，进入写工作状态；（5）使选片信号无效，数据输入线回到高阻状态。RAM 读操作的时序：（1）欲读出单元的地址加到存储器的地址输入端；（2）加入有效的选片信
31、号 CS；（3）在 WR/线上加高电平，经过一段延时后，所选择单元的内容出现在 I/O 端；（4）让选片信号 CS 无效，I/O 端呈高阻态，本次读出过程结束。10248RAMA A A R/WCS0 1.A A R/W.A1 CS010248RAMR/WAA10248RAMA0 1 CS. 9.AAA01R/W99974138012345671G G2 G2BAYYYYYYYYABCAAA .111012+5VI/O I/O . I/O0 1 7 I/O I/O . I/O0 1 7 I/O I/O . I/O0 1 7. I/O7I/O10I/O图 10-2 1K8 位 RAM 扩展成 8
32、K8 位 RAMRAM 容量的扩展（1）位扩展：数据位的扩展，地址线并联，片选位信号一致。（2）字扩展：地址位的扩展，数据总线不变，地址线并联，增加的地址线用地址译码器实现片选控制信号的选择。常见的一种问题：存储容量是 256MB8，请问需要多少条数据线和地址线：8 和 28。10.2 ROM0单 元1单 元i单 元单 元2 -1nWWWWD D D01in2 -10 1 b-1位 线存 储 单 元存 储 单 元.字 线输 出 数 据输1AA器.地入址 译0n-1地码址A.图 103 ROM 的内部结构示意图A 1011A11. . . .ENDENENDDDEN.DDDD 00112233输
33、 出 缓 冲 器位线W W W W0 1 2 3字 线.与门阵列（ 译 码 器 ）（ 编 码 器 ）门阵列或ENVCC图 104 二极管 ROM 电路对这种电路的理解，一定先要联系之前学过的分立元件逻辑门电路，主要是二极管构成的与门和非门。+VCCAAWWW D000012(a) (b) 图 10-5 二极管构成的与门和非门图 10-4 所示电路中输出信号表达式：与门阵列输出表达式：01AW 01A 012AW 013A 或门阵列输出表达式：20D 321D32 3（3）ROM 输出信号的真值表表 101 ROM 输出信号真值表A1 A0 D3 D2 D1 D00 0 0 1 0 10 1 1
34、 0 1 01 0 0 1 1 11 1 1 1 1 0根据逻辑表达式设计 ROM1.写出各函数的标准与或表达式（最小项表达式）2.选择数据线位数和地址线的位数，画出存储矩阵连线图【例 101】试用 ROM 实现下列函数： ABCCBAY12 ABCDDY 3BCABC4【解】1.写出各函数的标准与或表达式按 A、B、C 、D 顺序排列变量，将 Y1、Y2 扩展成为四变量逻辑函数。），（ ），（ ），（ ），（ 15437296084321mY2.选用 164 位 ROM，画存储矩阵连线图Y0 1 2 3 445 6 7 8 9 10 11 12 13 14 151111存 或储 门矩 阵阵
35、列址 与译 门码 阵器 列地ABCDm m m m m m m m m m m m m m m m1Y2YY3(图 10-6 例 101 ROM 存储矩阵连线图Chapter11 数模和模数转换模拟量：时间、数值都是连续的。eg.温度、压力、速度、流量数字量：时间、数值都是离散的，数值的增减量都是一个值的整数倍。11.1 D/A 转换器D/A 转换器一般由数码缓冲寄存器、模拟电子开关、参考电压、解码网络和求和电路构成。n 位数字寄存器 解码网络n 位数字模拟开关 求和电路参考电压n 位数字量输入模拟量输出图 11-1 n 位 D/A 转换器方框图数字量以串行或并行方式输入，并存储在数码缓冲寄存
36、器中，寄存器输出的每位数码驱动对应数位上的电子开关，将在解码网络中获得相应数位的模拟量值送入求和电路，求和电路将各位对应的模拟量相加，便得到与数字量对应的模拟量。从某种程度上说，数模转换，就是将二进制数转换成十进制数。那么数制三要素：基数位权，所以在知道二进制数的前提下，只需要做两件事：获得位权；每位上的数和其位权相乘，然后将积相加。D/A 转换器的主要电路形式（主要是解码网络的形式不同）1.权电阻网络图 11-2 权电阻网络 D/A 转换器原理图开关决定输入是高电平还是地，而电阻阻值的大小呈 2 倍递增，构成位权，保证对应的电流呈 递减，运放作为比例求和电路。21特点：结构简单，所用的电阻元
37、件数较少，缺点是电阻数值分散和悬殊，转换精度难以保证。2.倒 T 型电阻网络 D/A 转换器D D D D(LSB) (MSB)S S S S00112233R+A voif16 82R2R+V2RRI4R4IREFI8 II2R 2RIRII I16 22图 11-3 倒 T 型电阻网络 D/A 转换器原理图与权电阻网络相比，开关决定了是接入运放的同相输入端还是反相输入端。倒 T 型电阻网络实际上是一个按照二进制规律分流的分流器特点：电阻种类少，只有 R 和 2R 两类，提高转换精度。3.开关树 D/A 转换器4.双极性 D/A 转换器D/A 转换器的主要技术指标：1.分辨率：模拟输出电压可
38、能被分隔的等级数。实际应用中，以数字量位数 n 表征转换器的分辨率。2.转换误差：比例系数误差：运放的实际转换特性曲线斜率与理想特性曲线斜率的偏差失调误差：运算放大器的零点漂移造成（输出特性曲线整体偏移） ，与输入无关非线性误差：一种没有规律的误差。3.转换速度常见的 D/A 转换器：8 位集成 D/A 转换器 DAC0832。11.2 A/D 转换器A/D 转换过程：采样、保持、量化、编码采样：将时间上连续变化的信号转换为时间上离散的信号。保持：将取样最终时刻的信号电压保持下来，直到下一个采样信号的出现。量化：采样值电平归化到与其接近的离散点评上。只舍不入法、四舍五入法。编码：用二进制数码表示各个量化电平的过程。A/D 转换器的主要电路形式1.并行比较型 A/D 转换器2.逐次逼近比较型 A/D 转换器3.双积分型 A/D 转换器A/D 转换器的主要技术指标：1.分辨率2.转换误差3.转换时间
