1、1创新中心 FPGA开发板技术要求通信与信息工程学院创新中心因大学生创新训练及实践教学需要，拟采购FPGA口袋实验平台32套、电子系统设计FPGA开发板7套、基于ZYNQ的开源量测 FPGA开发板4套，要求该批设备为同一生产厂家产品，具体技术要求如下：一、FPGA口袋实验平台 32套1. 主芯片：Xilinx Artix FPGA，逻辑单元不低于33,280 、Slices 不低于5,200、分布式RAM不低于400Kb、DSP单元不低于90个、BlockRAM 不低于1,800Kb；2. 板上时钟不低于100MHz；3. 板卡配置方式：支持USB-JTAG编程接口和SPI 闪存配置方式；4.
2、 板上需要有不少于2Mbit的SRAM；5. 需要有SPI闪存；6. 需要提供不少于16个LED、不少于8个的拨码开关、不少于8个DIP开关、不少于5个按键；7. 提供通用扩展IO不少于32pin；8. 板上7段数码管不少于8个；9. 板上需要提供VGA视频输出接口与Audio音频接口；10. 提供用于系统调试的USB-UART接口；11. 板卡需要具有板载蓝牙模块；12. 板卡需要具有板载DAC模块；13. 板卡需要具有可调节的电位器，为XADC提供模拟输入；14. 板卡需要具有XADC；15. 要求提供Xilinx Vivado完全正式版开发工具以及license；16. 提供Xilinx
3、 Vivado相关培训资料；17. 提供Xilinx Vivado开发流程培训；18. 提供板卡开发流程上手视频；19. 提供不少于12个参考实验案例，包括蓝牙远程控制实验，嵌入式Microblaze实验。二、电子系统设计FPGA开发板 7套1. 主芯片：Xilinx Artix FPGA，逻辑单元不低于33,280 、Slices 不低于5,200、分布式RAM不低于400Kb、DSP单元不低于90个、BlockRAM 不低于1,800Kb；2. 板上时钟不低于100MHz；3. 板卡配置方式：支持JTAG编程接口和SPI闪存配置方式；4. 板上需要有不少于8Mbit的SRAM；5. 需要具
4、有板载SMA接口、80MSPS采样率、10bit分辨率ADC；6. 需要具有板载SMA接口、165MSPS采样率、10bit分辨率DAC；7. 需要具有独立时钟/FPGA输出/外部SMA输入可选的ADC时钟；8. 需要具有板FPGA提供DAC时钟；9. 需要提供不少于4个LED、不少于4个的拨码开关、不少于2个按键；10. 需要提供不少于20个GPIO；11. 需要具有底板连接器支持5V 单电源供电；12. 需要支持USB供电；213. 需要具有128-64液晶；14. 需要具有44小键盘；15. 需要具有RS-232接口；16. 需要具有VGA接口；17. 需要具有PWM信号接口；18. 需
5、要具有高速PMOD接口；19. 需要具有可插拔的TM4C1294XL Launchpad。三、基于ZYNQ的开源量测FPGA开发板 4套1. 要求主控芯片使用ZYNQ-7000系列芯片，集成两颗ARM Cortex-A9硬核，提供2.8万FPGA逻辑单元、2Mb片上block RAM以及80个DSP 计算单元；2. 板上需要提供4个12-bit、100k/s采样的模拟输入；3. 板上需要提供4个12-bit、100k/s采样的模拟输出；4. 需要具有板载125MSPS 采样率、 14bit分辨率、双通道ADC，带宽50MHz；5. 需要具有板载125MSPS 采样率、 14bit分辨率、双通道DAC，带宽50MHz；6. 板上需要提供4Gb DDR3内存以及MicroSD 卡；7. 板上需要提供千兆以太网连接器、USB2.0接口、USB-UART接口；8. 板上需要提供至少16个扩展IO；9. 需要具有提供扩展子板用于连接外部功能模块，并支持IIC、SPI等总线接口；10. 需要支持网络远程访问，并且支持Python、Matlab、Labview 、Scilab远程控制。
