1、1 Camera link1.1 引言Camera link 是一个为视觉应用设计的通讯接口，它对 NS 的 Channel link 技术进行了拓展.1.2 约定文档中“shall” 表示强制要求， “can”表示可选。1.3 LVDS 技术描述低压差分信号是一个高速、低功耗、常用的接口标准。又称为 ANSI/TIS/EIA-644。最大传输速率 1.923Gbps。差分信号能承受1v 的共模噪声。1.4 Channel Link国家半导体（NS）为了解决平板显示问题开发了 channel link 技术，基于 LVDS 物理层。channel link 包含一个发一个收，发送端接收 28
2、位的单端信号和一个单端时钟，数据按照 7:1串行化，这样需要 4 根 LVDS 数据线和一个 LVDS 时钟线。接收端接收 4 个 LVDS 数据流和一个专用时钟，并转换成 28bits 数据和一个时钟。示意图如下1.5 Camera Link 的 5 种配置方式每种配置支持不同的位宽，方便制造商选择不同的配置来匹配他们的产品。lite - Supports up to 10 bits, one connectorbase - Supports up to 24 bits, one connectormedium - Supports up to 48 bits, two connectors
3、full - Supports up to 64 bits, two connectors80 bit - Supports up to 80 bits, two connectors1.6 技术优势1.6.1 较小的连接器和线缆28bits 可以通过 5 个 LVDS 对传输，降低了接插件的大小，为更小的相机提供了可能。1.6.2 高数据传输速率Channel Link 家族芯片的最大速率可达 2.38Gbps，符合当前传输速度不断提高的趋势2 相机信号要求2.1 介绍主要介绍信号的定义，Camera Link 线缆提供控制信号、串行通信和视频数据。2.2 视频数据图像数据和图像数据使能在
4、channel link 总线上传输。2.2.1 Camera Link Base/Medium/FullCamera Link Base/Medium/Full 定义了 4 个使能信号，描述如下FVAL场有效，高期间可以输出行有效，FVAL和第一个有效行前沿没有间隔LVAL行有效，高期间可以输出数据有效，LVAL和第一个像素有效没有间隔DVAL数据有效，高有效Spare剩余，备用相机上的每个 channellink 芯片都必须提供所有定义的使能信号，相机需保证所有未用到的数据位必须嵌位到一个已知值。图像数据位分布请参考第四、五部分。2.2.2 Camera Link LiteFVAL场有效，
5、高期间可以输出行有效，FVAL和第一个有效行前沿没有间隔LVAL行有效，高期间可以输出数据有效，LVAL和第一个像素有效没有间隔DVAL数据有效，高有效Spare这种配置下没有分配相机上的每个 channellink 芯片都必须提供上述 3 个使能信号，相机需保证所有未用到的数据位必须嵌位到一个已知值。图像数据位分布请参考第 4、5 章。2.2.3 Camera Link 80bit80bit 配置模式使用了一些使能信号来传输数据，所有的剩余用来传输数据。使能信号定义如下FVAL场有效，高期间可以输出行有效，只提供给第一片channel link 芯片LVAL行有效，高期间可以输出数据有效，提
6、供给所有channel link芯片备注：DVAL 和 Spare 信号用来传输数据相机必须给基本 channellink 芯片提供 FVAL 和 LVAL 信号，其他两片必须提供 LVAL，其他信号用作数据。2.3 相机控制信号2.3.1 Camera Link Base/Medium/Full保留 4 个 LVDS 信号对，用来做通用相机控制，对采集卡来说是输出，相机是输入，相机制造商可以根据他们的产品定义这些信号。Camera Control 1 (CC1)Camera Control 2 (CC2)Camera Control 3 (CC3)Camera Control 4 (CC4)
7、2.3.2 Camera Link Lite保留 1 个 LVDS 信号对，用来做通用相机控制，对采集卡来说是输出，相机是输入，相机制造商可以根据他们的产品定义这个信号。Camera Control (CC)2.3.3 Camera Link 80bit同 Camera Link Base/Medium/Full2.4 通讯2.4.1 Camera Link Base/Medium/Full2 个 LVDS 信号对，用来做相机和采集卡间的异步串行通讯，波特率至少 9600。信号包含SerTFGto 采集卡的差分对SerTCto 相机的差分对串行接口有如下特性一个开始位，一个停止位，没有奇偶校验
8、，没有握手。采集卡厂商必须提供一个 API 来使用这个串行通讯接口，详细参见第 8 章2.4.2 Camera Link Lite1 个 LVDS 信号对，用来做从采集卡向相机异步串行通讯，从相机到采集卡的通讯在数据的一个 LVDS 信号对上。SerTCto 相机的差分对SerTFGto 采集卡的差分对，这个信号分配到数据个差分对上，详细参见 bit 分配，传输速率不是时钟速率，根据相机中的波特率来定。串行接口有如下特性一个开始位，一个停止位，没有奇偶校验，没有握手。采集卡厂商必须提供一个 API 来使用这个串行通讯接口，详细参见第 8 章2.4.3 Camera Link 80bit同 Ca
9、mera Link Base/Medium/Full3 端口分配不同配置的命名如下：Lite/Base 1 个 Channel Link 芯片, 1 个线缆连接器Medium - 2 个 Channel Link 芯片, 2 个线缆连接器Full/80 bit - 3 个 Channel Link 芯片, 2 个线缆连接器3.1 端口定义- 所有配置一个端口定位一个 8 位的字， LSB 是 bit0，MSB 是 bit7,。CameraLink 使用 8 个端口，从 A-J，下表中列出了各种配置的具体情况。Configuration Ports Supported Number of Chi
10、ps Number of onnectorsLite A, B (up to 10 bits only) 1 1Base A, B, C 1 1Medium A, B, C, D, E, F 2 2Full A, B, C, D, E, F, G, H 3 280 bit A, B, C, D, E, F, G, H, I, J 3 23.2 相机硬件布局和框图3.2.1 Base/Medium/Full 配置Figure 1 Data Routing for Base, Medium, and Full ConfigurationsFigure 2 Block Diagram of Base
11、, Medium, and Full Configuration3.2.2 Lite ConfigurationsFigure 3 Data Routing for Lite ConfigurationsPortFigure 4 Block Diagram of Lite Configuration3.2.3 80 bit Configurations下图列出了 80bit 10tap/8bit 的配置和布局和 80bit 8tap/10bit 的配置和布局。Figure 5 Data Routing for 80 bit ConfigurationsFigure 6 Block Diagra
12、m of 80 bit, 10-tap/8-bit ConfigurationFigure 7 Block Diagram of 80 bit, 8-tap/10-bit Configuration4 channellink 芯片到接插件的位分布4.1 Base, Medium and Full Configurations 的位分布芯片端的位分布Pin-Name Chip X Signal Chip Y Signal Chip Z SignalTxCLK Out/ TxCLK In Strobe Strobe StrobeTX/RX24 LVAL LVAL LVALTX/RX25 FVAL
13、FVAL FVALTX/RX26 DVAL DVAL DVALTX/RX23 Spare Spare SpareTX/RX0 PortA0 PortD0 PortG0TX/RX1 PortA1 PortD1 PortG1TX/RX2 PortA2 PortD2 PortG2TX/RX3 PortA3 PortD3 PortG3TX/RX4 PortA4 PortD4 PortG4TX/RX6 PortA5 PortD5 PortG5TX/RX27 PortA6 PortD6 PortG6TX/RX5 PortA7 PortD7 PortG7TX/RX7 PortB0 PortE0 PortH0
14、TX/RX8 PortB1 PortE1 PortH1TX/RX9 PortB2 PortE2 PortH2TX/RX12 PortB3 PortE3 PortH3TX/RX13 PortB4 PortE4 PortH4TX/RX14 PortB5 PortE5 PortH5TX/RX10 PortB6 PortE6 PortH6TX/RX11 PortB7 PortE7 PortH7TX/RX15 PortC0 PortF0TX/RX18 PortC1 PortF1TX/RX19 PortC2 PortF2TX/RX20 PortC3 PortF3TX/RX21 PortC4 PortF4T
15、X/RX22 PortC5 PortF5TX/RX16 PortC6 PortF6TX/RX17 PortC7 PortF74.2 Bit Allocation for the 80-Bit, 10-tap/8-bit Configuration芯片端的位分布Pin-Name Chip X Signal Chip Y Signal Chip Z SignalTxCLK Out/ TxCLK In Strobe Strobe StrobeTX/RX0 Port A0 Port D2 Port G5TX/RX1 Port A1 Port D3 Port G6TX/RX2 Port A2 Port
16、D4 Port G7TX/RX3 Port A3 Port D5 Port H0TX/RX4 Port A4 Port D6 Port H1TX/RX5 Port A5 Port D7 Port H2TX/RX6 Port A6 Port E0 Port H3TX/RX7 Port A7 Port E1 Port H4TX/RX8 Port B0 Port E2 Port H5TX/RX9 Port B1 Port E3 Port H6TX/RX10 Port B2 Port E4 Port H7TX/RX11 Port B3 Port E5 Port I0TX/RX12 Port B4 Po
17、rt E6 Port I1TX/RX13 Port B5 Port E7 Port I2TX/RX14 Port B6 Port F0 Port I3TX/RX15 Port B7 Port F1 Port I4TX/RX16 Port C0 Port F2 Port I5TX/RX17 Port C1 Port F3 Port I6TX/RX18 Port C2 Port F4 Port I7TX/RX19 Port C3 Port F5 Port J0TX/RX20 Port C4 Port F6 Port J1TX/RX21 Port C5 Port F7 Port J2TX/RX22
18、Port C6 Port G0 Port J3TX/RX23 Port C7 Port G1 Port J4TX/RX24 LVAL Port G2 Port J5TX/RX25 FVAL Port G3 Port J6TX/RX26 Port D0 Port G4 Port J7TX/RX27 Port D1 LVAL LVAL4.3 Bit Allocation for the 80-Bit, 8-tap/10-bit Configuration芯片端的位分布Pin-Name Chip X Signal Chip Y Signal Chip Z SignalTxCLK Out/ TxCLK
19、 In Strobe Strobe StrobeTX/RX0 Port A0 Port D0 Port G0TX/RX1 Port A1 Port D1 Port G1TX/RX2 Port A2 Port D2 Port G2TX/RX3 Port A3 Port D3 Port G3TX/RX4 Port A4 Port D4 Port G4TX/RX6 Port A5 Port D5 Port G5TX/RX27 Port A6 Port D6 Port G6TX/RX5 Port A7 Port D7 Port G7TX/RX7 Port B0 Port E0 Port H0TX/RX
20、8 Port B1 Port E1 Port H1TX/RX9 Port B2 Port E2 Port H2TX/RX12 Port B3 Port E3 Port H3TX/RX13 Port B4 Port E4 Port H4TX/RX14 Port B5 Port E5 Port H5TX/RX10 Port B6 Port E6 Port H6TX/RX11 Port B7 Port E7 Port H7TX/RX15 Port C0 Port F0 Port I5TX/RX18 Port C1 Port F1 Port I6TX/RX19 Port C2 Port F2 Port
21、 I7TX/RX20 Port C3 Port F3 Port J0TX/RX21 Port C4 Port F4 Port J1TX/RX22 Port C5 Port F5 Port J2TX/RX16 Port C6 Port F6 Port J3TX/RX17 Port C7 Port F7 Port J4TX/RX24 LVAL LVAL LVALTX/RX25 FVAL Port I2 Port J5TX/RX26 Port I0 Port I3 Port J6TX/RX23 Port I1 Port I4 Port J74.4 Bit Allocation for the Lit
22、e Configuration芯片端位分布Chip X SignalsPin-Name8-bit 10-bitTxCLK Out/ TxCLK In Strobe StrobeTX/RX24 LVAL LVALTX/RX25 FVAL FVALTX/RX26 DVAL DVALTX/RX22 SerTFG SerTFGTX/RX0 PortA0 PortA0TX/RX1 PortA1 PortA1TX/RX2 PortA2 PortA2TX/RX3 PortA3 PortA3TX/RX4 PortA4 PortA4TX/RX6 PortA5 PortA5TX/RX20 PortA6 PortA
23、6TX/RX21 PortA7 PortA7TX/RX7 PortB0 PortB0TX/RX19 PortB1 PortB15 不同配置的位分布5.1 Bit Assignments for Base ConfigurationPort/bit 8-bit x 13*10-bit x 1212-bit x 1214-bit x 1 16-bit x 1 24-bit RGBPort A0 A0 A0 A0 A0 A0 R0Port A1 A1 A1 A1 A1 A1 R1Port A2 A2 A2 A2 A2 A2 R2Port A3 A3 A3 A3 A3 A3 R3Port A4 A4
24、A4 A4 A4 A4 R4Port A5 A5 A5 A5 A5 A5 R5Port A6 A6 A6 A6 A6 A6 R6Port A7 A7 A7 A7 A7 A7 R7Port B0 B0 A8 A8 A8 A8 G0Port B1 B1 A9 A9 A9 A9 G1Port B2 B2 Nc A10 A10 A10 G2Port B3 B3 Nc A11 A11 A11 G3Port B4 B4 B8 B8 A12 A12 G4Port B5 B5 B9 B9 A13 A13 G5Port B6 B6 Nc B10 nc A14 G6Port B7 B7 Nc B11 nc A15
25、 G7Port C0 C0 B0 B0 nc nc B0Port C1 C1 B1 B1 nc nc B1Port C2 C2 B2 B2 nc nc B2Port C3 C3 B3 B3 nc nc B3Port C4 C4 B4 B4 nc nc B4Port C5 C5 B5 B5 nc nc B5Port C6 C6 B6 B6 nc nc B6Port C7 C7 B7 B7 nc nc B7*如果使用一个通道，使用 PORTA，如果使用两个通道使用 PARTA 和 POARTB。5.2 Bit Assignment for Medium ConfigurationPort/bit
26、8-bit x 4 10-bit x 34 12-bit x 34 30-bit RGB 36-bit RGBPort A0 A0 A0 A0 R0 R0Port A1 A1 A1 A1 R1 R1Port A2 A2 A2 A2 R2 R2Port A3 A3 A3 A3 R3 R3Port A4 A4 A4 A4 R4 R4Port A5 A5 A5 A5 R5 R5Port A6 A6 A6 A6 R6 R6Port A7 A7 A7 A7 R7 R7Port B0 B0 A8 A8 R8 R8Port B1 B1 A9 A9 R9 R9Port B2 B2 nc A10 nc R10P
27、ort B3 B3 nc A11 nc R11Port B4 B4 B8 B8 B8 B8Port B5 B5 B9 B9 B9 B9Port B6 B6 nc B10 nc B10Port B7 B7 nc B11 nc B11Port C0 C0 B0 B0 B0 B0Port C1 C1 B1 B1 B1 B1Port C2 C2 B2 B2 B2 B2Port C3 C3 B3 B3 B3 B3Port C4 C4 B4 B4 B4 B4Port C5 C5 B5 B5 B5 B5Port C6 C6 B6 B6 B6 B6Port C7 C7 B7 B7 B7 B7Port D0 D
28、0 D0 D0 nc ncPort D1 D1 D1 D1 nc ncPort D2 D2 D2 D2 nc ncPort D3 D3 D3 D3 nc ncPort D4 D4 D4 D4 nc ncPort D5 D5 D5 D5 nc ncPort D6 D6 D6 D6 nc ncPort D7 D7 D7 D7 nc ncPort E0 Nc C0 C0 G0 G0Port E1 Nc C1 C1 G1 G1Port E2 Nc C2 C2 G2 G2Port E3 Nc C3 C3 G3 G3Port E4 Nc C4 C4 G4 G4Port E5 Nc C5 C5 G5 G5P
29、ort E6 Nc C6 C6 G6 G6Port E7 Nc C7 C7 G7 G7Port F0 Nc C8 C8 G8 G8Port F1 Nc C9 C9 G9 G9Port F2 Nc nc C10 nc G10Port F3 Nc nc C11 nc G11Port F4 Nc D8 D8 nc ncPort F5 Nc D9 D9 nc ncPort F6 Nc nc D10 nc ncPort F7 Nc nc D11 nc nc 5.3 Bit Assignment for Full/80 bit ConfigurationPort/bit 8-bit x 8 Port/bi
30、t 8-bit x 8Port A0 A0 Port E0 E0Port A1 A1 Port E1 E1Port A2 A2 Port E2 E2Port A3 A3 Port E3 E3Port A4 A4 Port E4 E4Port A5 A5 Port E5 E5Port A6 A6 Port E6 E6Port A7 A7 Port E7 E7Port B0 B0 Port F0 F0Port B1 B1 Port F1 F1Port B2 B2 Port F2 F2Port B3 B3 Port F3 F3Port B4 B4 Port F4 F4Port B5 B5 Port
31、F5 F5Port B6 B6 Port F6 F6Port B7 B7 Port F7 F7Port C0 C0 Port G0 G0Port C1 C1 Port G1 G1Port C2 C2 Port G2 G2Port C3 C3 Port G3 G3Port C4 C4 Port G4 G4Port C5 C5 Port G5 G5Port C6 C6 Port G6 G6Port C7 C7 Port G7 G7Port D0 D0 Port H0 H0Port D1 D1 Port H1 H1Port D2 D2 Port H2 H2Port D3 D3 Port H3 H3P
32、ort D4 D4 Port H4 H4Port D5 D5 Port H5 H5Port D6 D6 Port H6 H6Port D7 D7 Port H7 H75.4 Bit Assignments for 80 bit Configuration, 10-tap/8-bit mode80bits 配置方式支持移动配置 80bits，在这种模式下，full 模式下不用的多余的信号被配置成携带数据信号。注意：80bit 正式名称曾称作“deca” 或“full plus”配置，目前已正式使用 80bit 名称80bit 配置有两个版本，10tap/8bit 和 8bit/10tapmode
33、.本节是 10tap/8bit 模式Port Camera Grabber SignalPort A0 TxIN0 RxOUT0 D0 Bit 0Port A1 TxIN1 RxOUT1 D0 Bit 1Port A2 TxIN2 RxOUT2 D0 Bit 2Port A3 TxIN3 RxOUT3 D0 Bit 3Port A4 TxIN4 RxOUT4 D0 Bit 4Port A5 TxIN5 RxOUT5 D0 Bit 5Port A6 TxIN6 RxOUT6 D0 Bit 6Port A7 TxIN7 RxOUT7 D0 Bit 7 (MSB)Port B0 TxIN8 RxOU
34、T8 D1 Bit 0Port B1 TxIN9 RxOUT9 D1 Bit 1Port B2 TxIN10 RxOUT10 D1 Bit 2Port B3 TxIN11 RxOUT11 D1 Bit 3Port B4 TxIN12 RxOUT12 D1 Bit 4Port B5 TxIN13 RxOUT13 D1 Bit 5Port B6 TxIN14 RxOUT14 D1 Bit 6Port B7 TxIN15 RxOUT15 D1 Bit 7 (MSB)Port C0 TxIN16 RxOUT16 D2 Bit 0Port C1 TxIN17 RxOUT17 D2 Bit 1Port C
35、2 TxIN18 RxOUT18 D2 Bit 2Port C3 TxIN19 RxOUT19 D2 Bit 3Port C4 TxIN20 RxOUT20 D2 Bit 4Port C5 TxIN21 RxOUT21 D2 Bit 5Port C6 TxIN22 RxOUT22 D2 Bit 6Port C7 TxIN23 RxOUT23 D2 Bit 7 (MSB)LVAL TxIN24 RxOUT24 Line ValidFVAL TxIN25 RxOUT25 Frame ValidPort D0 TxIN26 RxOUT26 D3 Bit 0Port D1 TxIN27 RxOUT27
36、 D3 Bit 1Strobe TxCLKIn RxCLKOut Pixel ClockPort Camera Grabber SignalPort D2 TxIN0 RxOUT0 D3 Bit 2Port D3 TxIN1 RxOUT1 D3 Bit 3Port D4 TxIN2 RxOUT2 D3 Bit 4Port D5 TxIN3 RxOUT3 D3 Bit 5Port D6 TxIN4 RxOUT4 D3 Bit 6Port D7 TxIN5 RxOUT5 D3 Bit 7 (MSB)Port E0 TxIN6 RxOUT6 D4 Bit 0Port E1 TxIN7 RxOUT7
37、D4 Bit 1Port E2 TxIN8 RxOUT8 D4 Bit 2Port E3 TxIN9 RxOUT9 D4 Bit 3Port E4 TxIN10 RxOUT10 D4 Bit 4Port E5 TxIN11 RxOUT11 D4 Bit 5Port E6 TxIN12 RxOUT12 D4 Bit 6Port E7 TxIN13 RxOUT13 D4 Bit 7 (MSB)Port F0 TxIN14 RxOUT14 D5 Bit 0Port F1 TxIN15 RxOUT15 D5 Bit 1Port F2 TxIN16 RxOUT16 D5 Bit 2Port F3 TxI
38、N17 RxOUT17 D5 Bit 3Port F4 TxIN18 RxOUT18 D5 Bit 4Port F5 TxIN19 RxOUT19 D5 Bit 5Port F6 TxIN20 RxOUT20 D5 Bit 6Port F7 TxIN21 RxOUT21 D5 Bit 7 (MSB)Port G0 TxIN22 RxOUT22 D6 Bit 0Port G1 TxIN23 RxOUT23 D6 Bit 1Port G2 TxIN24 RxOUT24 D6 Bit 2Port G3 TxIN25 RxOUT25 D6 Bit 3Port G4 TxIN26 RxOUT26 D6
39、Bit 4LVAL TxIN27 RxOUT27 Line ValidStrobe TxCLKIn RxCLKOut Pixel Clock Port Camera Grabber SignalPort G5 TxIN0 RxOUT0 D6 Bit 5Port G6 TxIN1 RxOUT1 D6 Bit 6Port G7 TxIN2 RxOUT2 D6 Bit 7 (MSB)Port H0 TxIN3 RxOUT3 D7 Bit 0Port H1 TxIN4 RxOUT4 D7 Bit 1Port H2 TxIN5 RxOUT5 D7 Bit 2Port H3 TxIN6 RxOUT6 D7
40、 Bit 3Port H4 TxIN7 RxOUT7 D7 Bit 4Port H5 TxIN8 RxOUT8 D7 Bit 5Port H6 TxIN9 RxOUT9 D7 Bit 6Port H7 TxIN10 RxOUT10 D7 Bit 7 (MSB)Port I0 TxIN11 RxOUT11 D8 Bit 0Port I1 TxIN12 RxOUT12 D8 Bit 1Port I2 TxIN13 RxOUT13 D8 Bit 2Port I3 TxIN14 RxOUT14 D8 Bit 3Port I4 TxIN15 RxOUT15 D8 Bit 4Port I5 TxIN16
41、RxOUT16 D8 Bit 5Port I6 TxIN17 RxOUT17 D8 Bit 6Port I7 TxIN18 RxOUT18 D8 Bit 7 (MSB)Port J0 TxIN19 RxOUT19 D9 Bit 0Port J1 TxIN20 RxOUT20 D9 Bit 1Port J2 TxIN21 RxOUT21 D9 Bit 2Port J3 TxIN22 RxOUT22 D9 Bit 3Port J4 TxIN23 RxOUT23 D9 Bit 4Port J5 TxIN24 RxOUT24 D9 Bit 5Port J6 TxIN25 RxOUT25 D9 Bit
42、6Port J7 TxIN26 RxOUT26 D9 Bit 7 (MSB)LVAL TxIN27 RxOUT27 Line ValidStrobe TxCLKIn RxCLKOut Pixel Clock 5.5 Bit Assignments for 80 bit Configuration, 8-tap/10-bit modePort Camera Grabber SignalPort A0 TxIN0 RxOUT0 D0 Bit 2Port A1 TxIN1 RxOUT1 D0 Bit 3Port A2 TxIN2 RxOUT2 D0 Bit 4Port A3 TxIN3 RxOUT3
43、 D0 Bit 5Port A4 TxIN4 RxOUT4 D0 Bit 6Port A5 TxIN6 RxOUT6 D0 Bit 7Port A6 TxIN27 RxOUT27 D0 Bit 8Port A7 TxIN5 RxOUT5 D0 Bit 9 (MSB)Port B0 TxIN7 RxOUT7 D1 Bit 2Port B1 TxIN8 RxOUT8 D1 Bit 3Port B2 TxIN9 RxOUT9 D1 Bit 4Port B3 TxIN12 RxOUT12 D1 Bit 5Port B4 TxIN13 RxOUT13 D1 Bit 6Port B5 TxIN14 RxO
44、UT14 D1 Bit 7Port B6 TxIN10 RxOUT10 D1 Bit 8Port B7 TxIN11 RxOUT11 D1 Bit 9 (MSB)Port C0 TxIN15 RxOUT15 D2 Bit 2Port C1 TxIN18 RxOUT18 D2 Bit 3Port C2 TxIN19 RxOUT19 D2 Bit 4Port C3 TxIN20 RxOUT20 D2 Bit 5Port C4 TxIN21 RxOUT21 D2 Bit 6Port C5 TxIN22 RxOUT22 D2 Bit 7Port C6 TxIN16 RxOUT16 D2 Bit 8Po
45、rt C7 TxIN17 RxOUT17 D2 Bit 9 (MSB)LVAL TxIN24 RxOUT24 Line ValidFVAL TxIN25 RxOUT25 Frame ValidPort I0 TxIN26 RxOUT26 D0 Bit 0Port I1 TxIN23 RxOUT23 D0 Bit 1Strobe TxCLKIn RxCLKOut Pixel ClockPort Camera Grabber SignalPort D0 TxIN0 RxOUT0 D3 Bit 2Port D1 TxIN1 RxOUT1 D3 Bit 3Port D2 TxIN2 RxOUT2 D3
46、 Bit 4Port D3 TxIN3 RxOUT3 D3 Bit 5Port D4 TxIN4 RxOUT4 D3 Bit 6Port D5 TxIN6 RxOUT6 D3 Bit 7Port D6 TxIN27 RxOUT27 D3 Bit 8Port D7 TxIN5 RxOUT5 D3 Bit 9 (MSB)Port E0 TxIN7 RxOUT7 D4 Bit 2Port E1 TxIN8 RxOUT8 D4 Bit 3Port E2 TxIN9 RxOUT9 D4 Bit 4Port E3 TxIN12 RxOUT12 D4 Bit 5Port E4 TxIN13 RxOUT13
47、D4 Bit 6Port E5 TxIN14 RxOUT14 D4 Bit 7Port E6 TxIN10 RxOUT10 D4 Bit 8Port E7 TxIN11 RxOUT11 D4 Bit 9 (MSB)Port F0 TxIN15 RxOUT15 D5 Bit 2Port F1 TxIN18 RxOUT18 D5 Bit 3Port F2 TxIN19 RxOUT19 D5 Bit 4Port F3 TxIN20 RxOUT20 D5 Bit 5Port F4 TxIN21 RxOUT21 D5 Bit 6Port F5 TxIN22 RxOUT22 D5 Bit 7Port F6
48、 TxIN16 RxOUT16 D5 Bit 8Port F7 TxIN17 RxOUT17 D5 Bit 9 (MSB)LVAL TxIN24 RxOUT24 Line ValidPort I2 TxIN25 RxOUT25 D1 Bit 0Port I3 TxIN26 RxOUT26 D1 Bit 1Port I4 TxIN23 RxOUT23 D2 Bit 0Strobe TxCLKIn RxCLKOut Pixel Clock Port Camera Grabber SignalPort G0 TxIN0 RxOUT0 D6 Bit 2Port G1 TxIN1 RxOUT1 D6 B
49、it 3Port G2 TxIN2 RxOUT2 D6 Bit 4Port G3 TxIN3 RxOUT3 D6 Bit 5Port G4 TxIN4 RxOUT4 D6 Bit 6Port G5 TxIN6 RxOUT6 D6 Bit 7Port G6 TxIN27 RxOUT27 D6 Bit 8Port G7 TxIN5 RxOUT5 D6 Bit 9 (MSB)Port H0 TxIN7 RxOUT7 D7 Bit 2Port H1 TxIN8 RxOUT8 D7 Bit 3Port H2 TxIN9 RxOUT9 D7 Bit 4Port H3 TxIN12 RxOUT12 D7 Bit 5Port H4 TxIN13 RxOUT13 D7 Bit 6Port H5 TxIN14 RxOUT14 D7 Bit 7Port H6 TxIN10 RxOUT10 D7 Bit 8Port H7 TxIN11 RxOUT11 D7 Bit 9 (MSB)Port I5 TxIN15 RxOUT15 D2 Bit 1Port I6 TxIN18 RxOUT18 D3 Bit 0Port I7 TxIN19 RxOUT19 D3 Bit 1Port K0 TxIN20 RxOUT20 D
