1、 高速 MOSFET 门极驱动电路的设计应用指南author Laszlo Baloghtranslator Justin Hu摘要本文主要演示了一种系统化的方法来设计高速开关装置的高性能门极驱动电路。文章收集了大量 one-stop-shopping 主题的信息来解决最普通的设计挑战。因此它应当对各种水平的电力电子工程师都适用。最常用的电路方案和它们的性能都经过了分析，包括寄生参数、瞬时和极端运行条件的影响。文章首先回顾了 MOSFET 技术和开关运行模式，然后由简入繁地讨论问题。详细的描述了参考地和高端门极驱动电路的设计程序、交流耦合和变压器隔离方案。专门的一章用来介绍同步整流装置中 MO
2、SFET 的门极驱动要求。文章另举出了几个设计的实例，一步一步进行了说明。.引言MOSTET 是金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor)的缩写，是电子工业中高频、高效率开关装置的关键器件。令人惊叹的是，场效应晶体管技术发明于 1930 年，比双极性晶体管早了大约20 年。第一个信号级别的场效应晶体管 20 世纪 50 年代末期被制造出来，功率级别的 MOSFET 在 20 世纪 70 年代中期出现。而今天无数的 MOSFET 被集成到现代电子器件中，无论是微处理器还是分立的功率晶体管。本文所关注的是功率
3、MOSFET 在各种各样的开关模式功率变换器装置中门极驱动的要求。.MOSFET 技术双极性和 MOSFET 晶体管都使用了同样的工作原理。从根本上讲，这两种晶体管都是电荷控制的器件，这就意味着它们的输出电流和控制电极在半导体中建立的电荷成比例。当这些器件用作开关时，它们都必须被一个低阻抗的电源驱动，电源要能提供足够的充放电电流来使它们快速建立或释放控制电荷。从这一点来看，MOSFET 在开关过程中必须和双极性晶体管一样通过“硬”驱动才能获得类似的开关速度。理论上，双极性和 MOSFET 器件的开关速度几乎一样，由载流子运动经过半导体区域所需要的时间决定。功率器件的典型值根据器件的尺寸大约 2
4、0us 到 200us 不等。MOSFET 技术在数字和功率装置中的广泛应用是由于它相对于双极性(结)晶体管有两大优点。一个优点是 MOSFET 器件在高频开关装置中易使用，因为驱动 MOSFET(比驱动双极性晶体管)更简单。MOSFET 晶体管的控制电极与电流流过的硅是隔离的，因此不需要连续的开通电流，一旦 MOSFET 晶体管被开通，控制电流实际上是 0，而且 MOSFET 中控制电荷和相应的存储时间大大减少。这一点根本上消除了设计中导通状态压降与关断时间之间(矛盾)折衷的问题，导通状态压降与过剩的控制电荷成反比。结果是，与双极性器件相比，MOSFET 技术有望使用更简单和有效的驱动电路带
5、来显著的经济效益。MOSFET 的电阻特性作为第二个优点对功率装置特别重要。MOSFET 的漏极与源极间的压降是流过半导体电流的线性函数。这个线性关系用参数 RDS(on)表征，称之为导通电阻。当给器件定门极到源极电压和温度时，导通电阻是一个常数。与 p-n 结-2.2mV/C 的温度系数相反，MOSFET 有大约 0.7%/C 到 1%/C 的正温度系数。在更大功率装置中使用单个器件往往是不现实或者不可能的，这就需要并联运行来解决，MOSFET 正温度系数的特点有利于使它们并联工作。MOSFET 在并联工作情况下彼此间的流过的电流倾向于均等。这种均流是因为正温度系数使它们通过缓慢的负反馈自动
6、实现。由于 DS 间的电压是相等的，那么流过更大电流的器件会使它更热， 而更高的温度会使 RDS(on)变大，这又使流过它的电流减小，这样温度又会下降。当并联器件流过的电流相似时，一种平衡就达到了。(需要注意的是，)最初 RDS(on)的差值和不同结对环境热阻的差值可能引起高达 30%的均流误差。A. Device Types尽管几乎所有的制造者都有独特方法来制造出最好的功率 MOSFET，但是市场上所有的器件都能被分成三种基本的器件类型。如图 1 所示。双参杂的 MOS 管在 20 世纪 70 年代被提出来用于功率装置后，又经过了几十年的发展。通过采用多晶硅门极结构和自排列过程，使更高密度的
7、集成和(寄生)电容量的迅速减小变成了可能。第二个显著进步是使用 V 型槽或者沟道技术进一步提高了功率 MOSFET器件中的晶胞密度。更好的性能和更高的集成度不能轻易实现因为毕竟沟道MOS 器件更难生产。这里要提到的第三种器件类型是横向功率 MOSFET。这种器件类型由于利用芯片几何面积效率低，它的电压和电流等级受到制约。尽管如此，它们在微处理器电源、隔离变换器的同步整流中还是体现了显著的优点。横向功率 MOSFET 有非常低的电容，因此它们开关速度可以大大加快，同时只需要更小的门极驱动功率。B. MOSFET 模型描述 MOSFET 工作的模型有很多种，但是找到比较合适的还是有难度的。大多数的
8、 MOSFET 制造商给 Spice、Saber( 等仿真软件 )提供了器件模型，但是这些模型对设计者在实际中必须要遇到的应用难题所述甚少。它们甚至对怎样解决大部分普通设计问题给了更少的线索。从应用观点讲，一个能描述所有重要性质的实用 MOSFET 模型是非常复杂的。另一方面，如果限制模型应用于某些特定场合来解决问题那么它可以变得非常简单。图 2 中的第一个模型是基于 MOSFET 器件的实际结构，它主要用于直流分析。图 2a 中的 MOSFET 符号描述了沟道电阻，JFET 相应的表征了外延层的电阻。 (体现 )外延层电阻的外延层长度是器件耐压等级的函数，因此高压MOSFET 需要更厚的外延
9、层。图 2b 能够非常有效的描述 MOSFET 由于 dv/dt 导致的击穿特性。它体现了两种击穿机理，一种是主要的击穿机理，即 dv/dt 引起的存在于所有功率MOSFET 的寄生双极性三极管；另外一种是 dv/dt 引起的沟道导通。 由于制造工艺水平的提高减小了寄生 npn 三极管基极和发射极之间的阻抗，现代功率 MOSFET 实际上不受 dv/dt 触发的影响。这里不得不说明的是寄生双极性三极管起到了另外一个重要作用。它的基极-集电极就是众所周知的 MOSFET 的体二极管。图 2c 是 MOSFET 的开关模型。这个模型体现了影响开关性能的寄生参数。它们的作用在下一章介绍器件的开关过程
10、中会被讨论。C. MOSFET 的重要参数MOSFET 开关模式下运行就是使器件在尽可能短的时间内实现在最高和最低阻抗状态切换。由于 MOSFET 的实际开关时间(10ns60ns)长度是理论开关时间(20ps200ps) 的至少 23 阶倍，理解这种差别就显得特别重要。参考图 2 中MOSFET 的模型，可见所有的模型都有三个电容连接在三个极的任两端上。MOSFET 的开关性能由这些电容端的电压能够多快改变而决定。因此，在高速开关装置中，MOSFET 最重要的参数就是寄生电容。电容CGS 和 CGD 的大小取决于器件的实际几何尺寸，而电容 CDS 是寄生双极性晶体管(即 MOSFET 体二极
11、管)的基极-集电极二极管电容。CGS 电容的形成是由于源极和门极的沟道区域的交叠。它的值由这个区域的实际几何尺寸决定，并且在各种不同运行条件下保持常数(线性)。CGD 是两种作用下的结果。一部分是 JFET 区域和门极区域的交叠(产生的)，另一部分容值是耗尽层产生的，这是非线性的。CGD 的等效电容是器件漏源极电压的函数，可近似由下式表示：CDS 电容也是非线性的，因为它是体二极管的结电容。它与漏源电压的函数关系如下：不幸的是，技术资料没有直接给出上述电容值，而是间接的给出电容CISS，CRSS 和 COSS，它们之间的关系如下：更复杂的是 CGD 电容，由于它处在开关装置里面器件输入与输出间
12、的反馈路径，那么相应的其有效值更大依赖于 MOSFET 的漏源极电压。这种现象称之为米勒效应。可由下式描述：因为 CGD 和 CDS 容值与电压有关，技术资料给出的值只在测试条件下有效。计算特定装置相应的平均电容必须要用必要的充电来实现电容的实际电压改变。对大多数功率 MOSFET 来说下面的近似关系很有效：下面将要提到的重要参数是门极 网孔 电阻 RG,I。它描述了与器件内门极信号传输有关的电阻。这个参数在高速开关装置中显得非常重要，因为它处在驱动和器件的输入电容之间，直接阻止开关时间和 MOSFET 的抗 dv/dt 性。这种影响在工业中得到承认，工业中真正高速器件如 RF MOSFET
13、传递门极信号都使用金属门电极来取代有更大电阻的多晶硅门极网格。RG,I 阻值在技术资料中没有具体给出，但是在特定装置中它会是器件非常重要的参数。在本文后面，附录 A4 讨论了一种典型的测量装置，用电阻桥来测量内部门极电阻。很明显，门极门坎电压也是一个重要参数。需要注意到技术资料中 VTH 值是在 25C 极低电流下定义的，典型值是 250uA，因此它不等于通常所知道的开关波形中的米勒高原区域。关于 VTH 大约-7Mv/C 的负温度系数也很少被提及。在逻辑水平的 MOSFET 中，VTH 在通常测试水平下已经低了，这是这种负温度系数特性在门极驱动电路的设计中就有特殊意义。由于 MOSFET 工
14、作时温度升高，正确的门极驱动设计必须考虑到关断时间里 VTH 会更低，(同样由此带来的)抗 dv/dt 性的计算在附录 A 和 F 中给出。MOSFET 的跨导是它工作的线性区域的小信号增益。需要指出的是，每次MOSFET 开通或关断时，它必须通过它的线性工作区，线性工作区的电流是由gs 电压决定。跨导 gfs 是漏极电流和 gs 电压之间的小信号关系：相应的，MOSFET 在线性区的最大电流是：变化该式可以得到 VGS 在米勒(效应中)的近似值是漏极电流的函数：其他重要的参数如源极电感(Ls)和漏极电感(LD)在开关特性中明显的约束作用。Ls 和 LD 的典型值在技术资料中给出，它们主要取决
15、于器件的封装。它们的影响和外部寄生参数一起体现，外部寄生参数与布板、相关电路参数如漏感、电流采样电阻等相关。最后要提到的是外部串联的门极电阻和 MOSFET 驱动的输出阻抗是高性能门极驱动设计的决定因素，因为他们在开关速度和与开关速度相关的开关损耗上有深远影响。. 开关装置上述说明完成后，现在可以研究 MOSFET 的实际开关性能了。为了更容易理解基本(开关) 过程，(首先会) 忽略电路寄生电感，然后分别分析它们各自对基本工作(过程)的影响会。下面说明钳位感性开关，因为大多数开关电源中使用的 MOSFET 和高速门极驱动电路工作在这种模式下。最简单的钳位感性开关模型如图 3 所示。这里 DC
16、电流源代表的是电感。其电流在很短的开关间隔中可看作常数。二极管在 MOSFET 关断期间为电流提供通道，同时将 MOSFET 漏极电压钳位到电池所表示的输出电压。A. 导通过程MOSFET 的导通过程可以分为如图 4 所示的四个阶段。第一阶段，器件输入电容的从 0V 充电到 VTH。在此期间大部分的门极电流充入电容 CGS。少部分电流也流入 CGD 电容。随着门极电压的升高，CGD的电压略有减小。这一阶段称之为开通延时，因为器件的漏极电流和漏极电压还没有改变。一旦门极电压达到门坎电压水平，MOSFET 即将导通电流。在第二阶段，门极电压将由 VTH 上升到米勒(效应)水平 VGS,Miller
17、。如果电流与门极电压成比例这就是一个线性(工作状态)。电容就像第一阶段一样在门极电流流入 CGS和 CGD，VGS 电压上升。在器件的输出侧漏极电流在上升，同时 ds 电压保持在先前的水平(VDS,OFF) 。这可以从图 3 所示原理图中理解。在所有电流转入MOSFET 并且二极管完全关断来阻止反向电压通过它的 PN 结以前，漏极电压必须保持在输出电压水平。进入导通的第三阶段后，门极已经充电到足够的电压(VGS,Miller)来(使MOSFET)承载全部电流，此时整流二极管也已关断。这样漏极电压可以下降了。当器件的漏极电压下降时，gs 电压保持稳定。这是门极电压波形中的米勒效应区。驱动中得到的
18、所有门极电流使电容 CGD 放电，这利于 ds 间电压的快速变化。器件的漏极电流受外部电路也就是电流源限制保持常量。导通最后阶段是通过提高门极驱动电压来完全增强 MOSFET 的导电沟道。VGS 的最终幅度决定了器件在开通阶段最终的导通电阻。因此，在第四阶段，通过对 CGS 和 CDS 充电，VGS 从 VGS,Miller 上升到它的最终值 VDRV，门极电流被这两个电容分为两部分。在这两个电容充电期间，漏极电流仍保持常数，ds 电压略有下降因为器件的导通电阻减小了。B. 关断过程MOSFET 关断过程基本上可以用类似前一部分导通过程的步骤来描述。初始态 VGS 等于 VDRV，器件中的电流
19、是全部的负载电流，用图 3 中的 IDC 表示。DS 电压的定义是由 MOSFET 的 RDS(on)和 IDC(决定)。图 5 给出了 4 个关断过程。第一阶段是关断延时阶段，这一阶段要求电容 CISS 从初始值放电到米勒(效应)时期。在此期间门极电流由 CISS 自身提供，流过 MOSFET 的 CGS 和CGD。器件的漏极电压略有上升因为过度驱动电压在减小，而漏极的电流不变。第二阶段，MOSFET 的 ds 电压从 IDRDS(on)上升到最后的 VDS(on)，如图 3 简化原理图所示，最后 ds 电压被钳位等于输出电压。此阶段对应于门极电压波形的米勒平台，门极电流完全就是 CGD 的
20、充电电流，因为 gs 电压为常数。这个电流由功率部分的旁路电容提供，并且从漏极电流分出。漏极的总电流仍然等于负载电流，也就是说，电感电流由图 3 中的 DC 电流源表示。二极管导通给负载电流提供可选择的路径标志着第三阶段的开始。门极电压继续从 VGS,Miller 下降到 VTH。因为 CGD 在前一阶段充满了电，门极电流的大部分就从 CGS 流出。 MOSFET 处于线性工作区并且下降的 gs 电压导致了漏极电流降低直到这一阶段末期接近 0。与此同时由于整流二极管的正向偏置，漏极电压稳定在 VDS(off)。关断过程的最后一步是器件输入电容的完全放电。VGS 进一步降低直到为0V。类似于关断
21、过程的第三阶段，门极电流的更大一部分，由 CGS 电容提供，器件的漏极电流和电压不变。总结上面结果，可以得到结论，MOSFET 能够在最高和最低阻抗状态(或者开通和关断)四个阶段内切换。四个阶段的总时间长度是寄生电容值、这些寄生电容上电压变化量以及门极驱动电流的函数。这强调了高度高频开关装置中器件正确选择、门极驱动优化设计的重要性。MOSFET 开关波形开通关断延时、上升下降时间的特性参数在其技术资料上列出。不幸的是，这些数字是根据具体测试条件、电阻性负载下给出的，使不同厂商生产的产品难以比较。而且，带有电感性钳位负载的实际装置中开关性能与技术资料中给出的数字有很大不同。C. 功率损耗功率装置
22、中的 MOSFET 会导致一些不可避免的损耗，这可以分为两部分。 两种损耗的机理中较为简单的是器件的门极驱动损耗。如前所述，MOSFET 开通和关断包括对电容 CISS 的充放电。当电容上的电压变化时，上面一定的电荷被转移。改变这些电荷要求门极电压由 0V 和实际门极驱动电压VDRV 间变化，电荷由 MOSFET 技术资料上面门极电荷与 gs 电压曲线的比值表征。图 6 给出了一个实例。这幅图给出了一个门极电荷作为门极驱动电压函数的相对精确的最坏情况的估算。用于产生各自曲线的参数是器件 ds 关断状态电压。 VDS(off)影响了处于曲线平台部分下面的米勒电荷和开关周期中要求的门极总电荷。一旦
23、得到图6 中门极总电荷，门极电荷损耗可以用下式计算：这里 VDRV 是门极驱动波形的幅值，fDRV 是门极驱动频率， fDRV 在大部分情况下等于开关频率。有趣的是上式所提的 QGfDRV 项给出了驱动门极所需要的平均偏置电流。驱动 MOSFET 门极的功率损耗都是在门极驱动电路中发生的。参考图 4和 5，消耗功率的器件可以看作门极驱动路径中的串联电阻。每个开关周期中需要的门极电荷必须通过驱动的输出阻抗、外部门极电阻、内部门极晶格电阻。功率损耗与电荷在电阻上多快放电没有关系。若使用图 4 和 5 中制定的电阻，驱动功率损耗可以表示为：在前面的等式中，门极驱动电路可以用一个电阻性输出阻抗表示，这
24、种假设对基于 MOS 的门极驱动是有效的。当双极性晶体管在门极驱动电路中使用时，输出阻抗变为非线性，公式也不再能得到正确的结果。可以认为如果使用阻值小的门极电阻，大部分门极驱动损耗在去驱动电路中耗掉。如果 RGATE足够大来限制 IG 使其低于双极性驱动器的输出电流容量，那么大部分门极驱动功率损耗耗散在 RGATE 上。除了门极驱动功率损耗外，晶体管产生的开关损耗通常认为是由于很短时间内高电流和高电压同时存在。为了保证开关损耗最小，这段时间就必须要减小。由 MOSFET 的开通和关断过程来看，这种情况只在它们的第 2 和第 3 个开关过渡阶段发生。这些阶段对应器件的线性区时，门极电压在 VTH
25、 和VGS,Miller，导致器件中电流变化；对应米勒平台区时，漏极电压经过开关过渡。正确的设计高速门极驱动电路是一个非常重要的实现。要注意门极驱动电路最重要的参数是它在米勒平台电压水平时源极下降电流能力。在驱动器输出阻抗处最大 VDRV 的情况下测得的峰值电流能力与 MOSFET 的开关性能几乎没有关系。真正决定器件开关时间的是 gs 电压即驱动输出在 5V(对逻辑水平的MOSFET 来说是 2.5V)时的门极驱动电流的能力。粗略估算 MOSFET 开关损耗可以通过将开关过渡状态中的第 2 第 3 阶段的门极驱动电流、漏极电流、漏极电压波形进行近似线性简化计算得到。首先分别得到第 2 和第
26、3 阶段的门极驱动电流：假设 IG2 将器件输入电容的电压从 VTH 变到 VGS,Miller；IG3 是电容CRSS 的放电电流，将漏极电压从 VDS(off)变为 0V，近似开关时间可以用下式给出。在 t2 期间漏极电压是 VDS(off)，电流由 0A 变化到负载电流 IL。在 t3 期间漏极电压从 VDS(off)下降到 0V 附近。再将波形线性近似，两段时间内的功率损耗可以估算为：其中 T 是开关周期。总的开关损耗是两个损耗之和，这就得到下面简化的表达式：尽管开关过渡容易理解，但是精确计算开关损耗几乎不可能。原因是寄生电感的影响会显著改变电流、电压波形和开关过程中的开关时间。考虑实
27、际电路中不同 ds 电感的影响会得到二阶差分等式来描述电路的实际波形。由于门极门坎电压、MOSFET 电容值、驱动输出阻抗等变量有一个非常广的可变范围，上述的线性近似对估算 MOSFET 的开关损耗看起来是一种足够合理的折衷。D. 寄生参数的影响源极电感对开关性能影响最显著。在典型电路中有部分产生这个寄生源极电感，一部分是巧妙嵌入 MOSFET 封装中的源极连接线产生的，一部分是印刷电路板在源极引脚和地之间的引线电感。这个寄生电感常常在功率级高频滤波电容和门极驱动的旁路电容上涉及到。寄生电感除了上述两种原因外，还有一部分是串联在源极上的电流采样电阻引起的。考虑源极(寄生) 电感的开关过程有两种
28、机理。在开关过渡状态的开始时，门极电流上升非常快，如图 4，5 所示。这个电流一定流过源极(寄生)电感并会根据电感量的大小而减速。结果是 MOSFET 输入电容的充放电时间变得更长，这主要影响了其开通和关断延时(第一阶段)，而且源极(寄生)电感和 CISS 形成了一个如图 7 所示的谐振电路。这个谐振电路的影响在门极驱动电压波形的突变边沿可以看到，它也是在大部分门极驱动电路观察到震荡尖峰的基本原因。幸运的是，有高 Q 值的 CISS和 LS 谐振被或者能够被电阻性元件抑制，这个电阻性元件指串联在包括驱动输出阻抗、外部门极电阻和内部网格电阻的环路中的电阻。唯一可调来优化性能的 RGATE 的值可
29、以通过下式计算：较小的电阻值会使门极驱动电压波形过压和开通速度更快；较大的电阻值会抑制震荡并延长开关时间而对门极驱动电路设计没有任何好处。源极(寄生) 电感的第二个影响是一旦器件漏极电流变化很快时，它有负反馈作用。这个影响体现在开通过程的第二阶段和关断过程的第三阶段。在这两个阶段门极电压在 VTH 和 VGS，门极电流由加在驱动电阻上的电压 VDRV-VGS 算出。为了使漏极电流上升迅速，源极电感上要加大电压。这个电压的存在使驱动电阻上可以分得的电压减小，也就减小了门极驱动电压的变化率，进一步导致漏极电流有更小的 di/dt。di/dt 减小那么源极(寄生)电感上的电压也减小。这样通过源极(寄
30、生) 电感的负反馈作用，门极电流和漏极 di/dt 间建立起来一个巧妙的平衡关系。开关网络中的其他寄生电感是漏极电感，它也包括几部分。他们是器件封装内部的封装电感，所有的电感互相连接并与隔离电源中变压器的漏感相连。由于彼此串联在一起，它们的共同起作用。对 MOSFET 它们作为缓冲器，在导通时间限制漏极电流的 di/dt，通过 LDdi/dt 减小器件上的 ds 电压。事实上，LD 能显著减小开关损耗。较大的 LD 对导通似乎有益，但是却对关断时漏极电流的迅速下降不利。为了使 MOSFET 关断时漏极电流迅速下降，开通时的一个反向电压必须加在 LD 上。这个电压超过理论的 VDS(off)值，
31、在 ds 电压上产生一个过压并增大关断过程的开关损耗。包括寄生电感影响的整个开关过程的精确数学分析在文献中可见，在这里超出了本文的范围。. 参考地的门极驱动A. PWM 直接驱动在电源装置中，驱动主开关管门极的最简单方法是使用图 8 所示的 PWM控制器的门极驱动输出。直接驱动门极最难的是优化电路布局。如图 8 所示 PWM 控制器和MOSFET 之间可能有相当大的距离。这个距离会在门极驱动和地回路中产生寄生电感，寄生电感会降低开关速度并在门极驱动波形中引起响声。尽管有一个地平面，电感仍然不能完全消除，因为地平面仅仅对从地流回的电流提供了一个小电感路径。为了减小连在门极驱动上的电感，要求 PC
32、B 有更宽的线。另一个直接驱动门极的难题是 PWM 控制器的驱动电流能力受到限制。极少数的集成电路具有超过 1A 峰值的门极驱动能力。这会限制由控制器以合理速度驱动的最大冲模尺寸。直接门极驱动的MOSFET 冲模尺寸的另一个限制因素是控制器内驱动器的功率耗散问题。一个外部的门极电阻可以减轻这个困难。当出于节约空间或降低成本的需要一定要采用直接驱动门极时，要专门考虑给控制器提供一个合适的旁路，这样可以使驱动 MOSFET 门极的很高的电流尖峰在 PWM 控制器内敏感的模拟电路中被破坏。由于 MOSFET 冲模尺寸增大，所需要的门极电荷也增多。选择合适的旁路电容要求采用更科学的方法，而不是通常用的
33、 0.1uF 或者 1uF 的旁路电容。1. 旁路电容取值。本章演示了 MOSFET 门极驱动电路旁路电容的计算。这个电容与直接门极驱动装置中 PWM 控制器的旁路电容是一样的，因为它提供给门极导通时的驱动电流。在单独的驱动电路中，无论采用门极驱动 IC 或者分立元件与否，这个电容必须很近的、最好直接连在驱动器的(输出)偏置和地之间。要考虑两个电流分量，一个是静态电流，它可以被基于一些集成驱动器的输入状态的 10x 因子改变。它会在旁路电容上引起一个与依赖于占空比周期的纹波，可以由下式计算：这里假设当驱动的输入高时，驱动的静态电流更高。另一个纹波分量是门极电流。尽管大多数情况下实际电流幅度未知
34、，旁路电容上电压纹波可由门极电荷值得到。在导通时，这个电荷从旁路电容抽出并转移到 MOSFET 的输入电容。相应的纹波计算为：使用代入方法解等式，可得到在纹波电压(V)允许范围内旁路电容 CDRV的值：这里 IQ,HI 是输入为高时驱动的静态电流，DMAX 是输入保持高时驱动的最大占空比，fDRV 是驱动的工作频率，QG 是基于门极驱动幅度和 ds 关断状态电压情况下门极的总电荷。2. 驱动保护另外必须要做的是对直接驱动和门极驱动 IC 使用双极性输出来对抑制反向电流的输出双极性晶体管提供合适的保护。如图 9 所示的简化原理，集成双极性驱动的输出级由 npn 构成，这样可以有更有效的区域使用和
35、更好的性能。npn 晶体管只能单方向处理电流。上面的 npn 可以增大电流而不能减小电流，下面的恰恰相反。MOSFET 导通和关断期间源极(寄生)电感和 MOSFET 输入电容之间不可避免的震荡要求电流要能够在驱动的输出双向流动。为了能够提供反向电流的通路，通常需要低正向压降的肖特基二极管来保护输出。二极管必须离输出脚和驱动的旁路电容很近。必须指出，二极管仅仅保护驱动，他们不能钳住 gs 电压的过调震荡，特别在直接驱动中控制 IC 可能离 MOSFET 的gs 端很远。B. 双极性图腾柱驱动一种 MOSFET 最常用和成本较高的驱动电路是双极性非转换的图腾柱驱动，器如图 10 所示。象所有的外
36、部电路一样，这种电路对 PWM 控制器处理电流尖峰和功率损耗更有利。当然它们应当直接放在它们所驱动的功率 MOSFET 旁边。这样驱动门极的高瞬时电流被限制在一个很小的环路范围，也就减小了寄生电感。尽管驱动由分立元件搭成，它仍然需要在上管 npn 和下管 pnp 的集电极上放自己的旁路电容。如果在 PWM 控制器的旁路电容和驱动的旁路电容之间放一个平滑电容或电感提高噪声抑制能力则更为理想。图 10 中的电阻 RGATE 可以选择，RB 也可选择以提供基于驱动晶体管大信号 beta 的门极电阻。双极性图腾柱驱动的一个有趣特性是两个基极-发射极结彼此保护防止反向击穿。假设环路区域非常小 RGATE
37、 可以忽略，它们能够利用晶体管的基极-发射极二极管来使门极电压钳位在 VBIAS+VBE 和 GND-VBE 之间。基于钳位机理的这种方法另一个优点是 npn-pnp 图腾柱驱动不需要任何用于反向电流保护的肖特基二极管。C. MOSFET 图腾柱驱动双极性图腾柱驱动也可以等效采用 MOSFET, 如图 11 所示。双极性图腾柱驱动的所有优点这里同样有效。不幸的是，与使用双极性晶体管相比这个电路有几个缺点使它几乎很少单独使用。图 11 的这个电路是一个反向驱动，因此 PWM 输出信号必须反向。除此之外，合适的 MOSFET 比双极性晶体管贵很多，并且在它们共用门极电压转换过程中会有很大的冲击电流
38、。解决这个问题要额外使用逻辑和时序元件，这些技术会由于 IC 的应用使成本昂贵。D. 加速电路加速电路是设计者要深入考虑的来提高 MOSFET 关断速度的电路。因为导通速度常常受限于电源中整流器件的关断或者反向恢复速度。图 3 中讨论的电感钳位模型，MOSFET 的导通与整流二极管的关断是一致的。因此，更快的开关动作决定于二极管反向恢复的特性，而不是门极驱动电路的驱动能力。在优化设计中导通时的门极驱动速度与二极管的开关特性一致。考虑到米勒效应区域比最后门极驱动电压 VDRV 更接近 GND，驱动输出电阻和门极输出需要一个更高的电压。通常得到的导通速度足以驱动 MOSFET。关断时的情况非常不同
39、。理论上，MOSFET 的关断速度只依赖于门极驱动电路。一个更高电流的关断电路能够加快输入电容放电、提供更短的开关时间并最终降低开关损耗。采用更低的输出阻抗 MOSFET 驱动或者在常用的 N 沟道器件上使用一个负的关断电压，都可以得到更大的放电电流。一方面更快的开关速度可能降低开关损耗，另一方面关断加速电路提高了关断时候 MOSFET的 di/dt 和 dv/dt 致使波形中的震荡加大。这在选择合适电压等级和 EMI 容忍度的功率器件时要考虑。1. 关断二极管。下面在一个参考地的简单门极驱动电路中例举了关断电路，在其他电路中的等效应用稍后在文中讨论。这个最简单的技术是使用反并二极管，如图 1
40、2 所示 。电路中 RGATE 允许 MOSFET 导通速度可调。在关断过程中反并二极管旁路掉电阻。DOFF 仅仅在门极电流超过：使用 IN4148 时典型值大约为 150mA，使用 BAS40 肖特基反并二极管时大约为 300mA。结果是，这个电路(不仅)会使关断时间显著减小，但是只(而且)在开关时间和抗 dv/dt 性有改善。另一个缺点是门极关断电流仍然要流过驱动输出电阻。2. PNP 关断电路毫无疑问，快速关断最常用的安排是图 13 所示的局部 pnp 关断电路。在QOFF 的帮助下，MOSFET 仅仅在关断期间门极和源极被短路。RGATE 限制了导通速度，DON 提供了导通电流路径。D
41、ON 也保护 QOFF 的基极-发射极结在导通过程开始时被反向击穿。这种方案最重要的优点是，MOSFET 输入电容的高峰值放电电流被限制在两个开关管的门极、源极、集电极、发射极连接的最小回路中。关断电流不会回到驱动中，这不会引起地反弹问题并且启动功率耗散被两个因素之一减小。关断晶体管旁路了门极驱动回路电感、潜在的电流感应电阻和驱动的输出电阻。此外，QOFF 不会饱和，这一点对它的快速开通关断很重要。仔细观察这个电路可以发现它实际上是简化的双极性图腾柱驱动，只是npn 上拉晶体管被一个二极管取代。类比图腾柱电路，MOSFET 门极被关断电路钳位大约在 GND-0.7V 和 VDRV+0.7V 之
42、间，消除了门极过压的隐患。这个电路所知的唯一缺点是它不能将门极拉到 0V，这是由于 QOFF 基极-发射极压降的缘故。3. NPN 关断电路。下一个要说明是局部 npn 关断电路，如图 14 所示。类比 pnp 方案，门极放电电流被很好的局部化了。npn 晶体管能使门极比对应的 pnp 更接近地。这种应用提供了一个自偏机理来保持功率增大时 MOSFET 的关断。 不幸的是，这个电路有一些明显的不足。pnp 关断晶体管 QOFF 是一个反向器，它需要 QINV 提供一个反向 PWM 信号。当 MOSFET 导通时这个反向器从驱动拉出电流，降低了电路的效率。此外，QINV 在导通时间饱和会延长门极
43、驱动的关断延时。4. NMOS 关断电路。一个改进的，减少器件数量的方法如图 15 所示，它使用了一个双重驱动来为一个小的 N 沟道放电晶体管提供反向 PWM 信号。此电路开关非常快并能使 MOSFET 门极完全放电到 0。RGATE 象前面一样设置导通速度，也用来防止任何在驱动信号不完美时两个驱动输出之间电流冲击。另一个要考虑的重要因素是 QOFF 的电容 COSS 并联在主功率 MOSFET的 CISS 上。这会增大门极要提供的有效总门极电荷。还要考虑的是，主MOSFET 的门极在功率升高期间驱动 IC 输出变得智能化之前是浮动的。E. dv/dt 保护两种情况下 MOSFET 需要 dv
44、/dt 触发导通保护。一种是功率升高时门极和源极间的电阻来提供保护。根据下式，这个下拉电阻的取值取决于功率升高时功率轨迹的最坏情况：该式中最困难的是找到发生在功率升高时的最大 dv/dt 并且为特定的 dv/dt提供足够的保护。第二种情况是关断 dv/dt 发生在关断时器件 ds 端的正常运行模式。这种情况比先前预计的可能发生的情况更为常见。后面将要讨论的同步整流开关都工作在这种模式。大部分谐振和软开关变换器都是在功率部分谐振器件的作用下使 dv/dt 发生在主开关关断时。由于这些 dv/dt 明显大于功率升高的情况、VTH常常在更高结温下变低，保护必须由门极驱动电路低输出电阻提供。首先要做的
45、工作是决定发生在最坏情况下的最大 dv/dt。下一步是为了提高装置特定器件的可靠性，要计算由内部门极电阻和 MOSFET 的 CGD 电容决定的自身的 dv/dt 限制 。设外部驱动电阻为理想情况(0 欧姆)，自身 dv/dt 限制是：这里 VTH 是 25C 门坎电平，-0.007 是 VTH 的温度系数，RG,I 是内部网格电阻，RG,I 是 gs 电容。如果 MOSFET 的自身 dv/dt 限制比谐振电路最大dv/dt 低，最大门极驱动电阻可由解前面等式整理得到：这里 RMAX=RLO+RGATE+RG,I。一旦这个下拉电阻最大值给定，就可进行门极驱动设计。必须要考虑的是驱动的下拉电阻
46、也是温度的函数。结温升高后，用 IC 驱动的 MOSFET 比 25C时表现出更高的输出电阻，25C 时的参数是常常使用的。由于关断加速电路在 MOSFET 关断时和关断期间能够旁路 RGATE 电阻，它也用来满足 MOSFET 的抗 dv/dt 性。例如，图 13 的简单 pnp 关断电路能够增大 MOSFET 的最大 dv/dt。在 pnp 晶体管的 beta 影响下等式经过修正得到升高的 dv/dt 等级：在 dv/dt 计算中一个反馈因子是 MOSFET 的内部门极阻抗，这在任何技术资料中都没有定义。如同前面所指出的，这个电阻依赖于半导体中用来传输信号的材料特性、晶胞密度和晶胞设计。V
47、. 同步整流驱动MOSFET 同步整流器是参考地开关的一种特殊情况。这些器件与在传统装置中使用的 N 沟道 MOSFET 相同，它用在低压输出电源中取代整流二极管。它们常常工作在一个极受限制的 ds 电压摇摆中，因此它们的 CDS 和 CGD 电容表现了相对大的容值。而且它们的装置是唯一的，因为这些器件工作在 V-I 平面的第四象限。电流从源极流向漏极。这使门极驱动信号不相关。如果同步开关周围需要其他器件，电流会，或者通过电阻性沟道或者通过寄生体二极管流入 MOSFET。描述 MOSFET 同步整流开关特性的最早模型是一个简化的 buck电路，这里整流二极管被图 16 中的 QSR 所取代。在
48、这个电路中首先要意识到，同步整流 MOSFET 的工作依赖于电路中另一个受控开关前向开关 QFW，的运行。两个门极驱动波形不是无关的，特殊的时间标准必须要满足。门极信号的重叠会是致命的，因为两个 MOSFET 会使没有任何明显限流器件的电压源短路。理想情况下，两个开关会同时导通和关断来防止 QSRMOSFET 的体二极管导通。不幸的是，避免体二极管导通的幸运窗口很窄。(避免体二极管导通)需要非常精确、合适的时间和快速的开关速度，而这是传统技术很难做到的。结果是，大多数情况下同步 MOSFET 开关的体二极管导通的一个短暂时间20ns80ns(发生在) 在导通前和关断后。A. 门极电荷在体二极管
49、导通期间器件中建立了满载电流并且 ds 电压等于体二极管正向压降。在这些情况下，开通和关断器件所需的门极电荷与传统第一象限运行时所需的电荷不同。当门极开通时，ds 电压实际为 0 并且 CGD 和 CDS 被放电。米勒效应也不存在，ds 间没有反馈。因此，所需的门极电荷等于把 gs 和 gd 电容上电压从 0V 上升到最后 VDRV 水平所需的电荷。CGD 在 0V 和 VDRV 之间低压平均值可由下式精确计算：下式估算了同步整流 MOSFET 的总门极电荷：这个估算值比 MOSFET 技术资料上列出的总门极电荷值低。同步整流中使用同样驱动的相同 MOSFET 比第一象限情况下能更快的开通和关断。不幸的是，用于同步整流的低 RDS(on)器件大冲模尺寸的缘故，它们常常有非常的大输入输出电容，因此这个优点不能实现。考虑技术资料上的总门极电荷从功率耗散角度讲是另一个要点。尽管驱动导通期间输出的门极电荷比技术资料上给出的典型值少，后者包括了经过驱动输出电阻的总门极电荷的一部分。导通前，当器件的 ds 电压改变时，功率部分提供的米勒电荷必须流过同步 MOSFET 的驱动，这引起了额外的功率损耗。这个现象在图 17 可见，图 17 将在考虑 dv/dt 的情况下讨论。B. 考虑
